新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > ALF簡(jiǎn)介及IC設(shè)計(jì)流程

ALF簡(jiǎn)介及IC設(shè)計(jì)流程

作者: 時(shí)間:2012-03-06 來源:網(wǎng)絡(luò) 收藏

先進(jìn)庫格式()是一種提供了庫元件、技術(shù)規(guī)則和互連模型的建模語言,不同抽象等級(jí)的模型能被EDA同時(shí)用于IC規(guī)劃、原型制作、實(shí)現(xiàn)、分析、優(yōu)化和驗(yàn)證等應(yīng)用中。本文在介紹概念的基礎(chǔ)上,詳細(xì)討論了使用ALF時(shí)庫元件與IC的設(shè)計(jì)流程,同時(shí)還介紹了IC分層實(shí)現(xiàn)與原型制作的方法。

本文引用地址:http://m.butianyuan.cn/article/190690.htm

在IC設(shè)計(jì)中,常常會(huì)發(fā)現(xiàn)半導(dǎo)體性能與得到的設(shè)計(jì)結(jié)果之間存在差距,這些差距最終要靠新一代EDA工具來彌合。一般說來,要想消除差距就必須將以前孤立的設(shè)計(jì)任務(wù)集成到一起,或者將以前零散的設(shè)計(jì)方案進(jìn)行統(tǒng)一。

例如過去在設(shè)計(jì)和測(cè)試之間就存在隔閡,現(xiàn)在用可測(cè)性設(shè)計(jì)的概念可加以解決,在綜合和布局之間的矛盾最近也有了物理綜合概念方案,下一個(gè)計(jì)劃目標(biāo)是針對(duì)設(shè)計(jì)和掩膜生成之間的問題,希望能用可制造性設(shè)計(jì)的概念解決。

然而在庫的創(chuàng)建和具體設(shè)計(jì)之間依然還存在矛盾,就像數(shù)據(jù)總在前后端設(shè)計(jì)之間傳來傳去類似,帶有預(yù)定義建模概念的庫也是在供應(yīng)商和用戶之間倒來倒去。圖1:ALF中單元庫的建立流程。

庫元件由供應(yīng)商進(jìn)行定義,建模概念則是EDA應(yīng)用所要求的,設(shè)計(jì)人員沒有選擇,有什么庫元件就只能用什么,不可能去深入理解更不用說修改了,庫的內(nèi)容可能會(huì)超出所選EDA工具處理的范圍。隨著設(shè)計(jì)復(fù)雜性、性能和費(fèi)用不斷增加,預(yù)定義庫的概念也很成問題,例如在設(shè)計(jì)項(xiàng)目開始時(shí),用戶可能會(huì)在用于某種特定技術(shù)的庫實(shí)際出現(xiàn)以前,就希望能了解用該技術(shù)實(shí)現(xiàn)設(shè)計(jì)是否有意義。

在設(shè)計(jì)實(shí)現(xiàn)過程中,用戶需要?jiǎng)?chuàng)建一些模塊作為可重復(fù)使用的庫元件,結(jié)束時(shí)如果可用庫元件(如具有正確驅(qū)動(dòng)能力的單元)不多,用戶將只需做很少的布局優(yōu)化就能滿足性能目標(biāo)。在設(shè)計(jì)過程中任何時(shí)候,用戶都可能要按不同程度的抽象和精度對(duì)時(shí)序、功率、電氣性能、擁塞、路由性能及其它設(shè)計(jì)特性進(jìn)行評(píng)估。

Accellera ALF是一個(gè)新完成的IEEE標(biāo)準(zhǔn),其設(shè)計(jì)可使用戶對(duì)庫及設(shè)計(jì)流程中的應(yīng)用有更強(qiáng)的控制和影響能力。ALF不像傳統(tǒng)庫格式那樣僅僅是一個(gè)數(shù)據(jù)信息庫,它是一種智能型自擴(kuò)展建模語言,可對(duì)庫元素的功能、電氣和物理模型,包括技術(shù)規(guī)則、單元、構(gòu)建模塊和互連等提供語義支持。

ALF支持完整的RTL到功能、ASIC和SoC技術(shù)庫電氣性能與布局視圖的GDSII描述,適合從單元到復(fù)雜的分層設(shè)計(jì)模塊。ALF是一個(gè)經(jīng)生產(chǎn)驗(yàn)證的標(biāo)準(zhǔn),得到先進(jìn)半導(dǎo)體供應(yīng)商和用于0.13μm及更小工藝技術(shù)的下一代EDA工具的支持。

ALF的抽象范圍可用于行為、RTL、門級(jí)和布局,它不是憑空開發(fā)的,而是現(xiàn)有庫格式的超集,很容易從現(xiàn)有格式轉(zhuǎn)換過來。ALF的結(jié)構(gòu)原理非常簡(jiǎn)單很容易掌握,它主要關(guān)注內(nèi)容而不是格式細(xì)節(jié)和各種限制。

從應(yīng)用的觀點(diǎn)看,語言元素可和建模域聯(lián)系起來,它可以是功能域、電氣域或物理域。但ALF描述功能主要來自與域無關(guān)的語言元素,如模板(用于重復(fù)使用庫描述)和算術(shù)模型(用于數(shù)學(xué)描述量的計(jì)算)。

庫元件創(chuàng)建和描述

ALF可用來指定一個(gè)庫元素如單元所需的功能和描述,單元規(guī)格包括單元名稱和終端(即引腳)與單元所執(zhí)行功能的形式描述,形式描述可以在VHDL或Verilog等語言中生成硬件描述語言(HDL)仿真模型。

可生成多種HDL模型用于不同的目的,這里的不同根據(jù)用戶對(duì)模型風(fēng)格的愛好而不是由單元功能來決定。例如某個(gè)模型可以用一種粗略的方式處理未知邏輯狀態(tài),以便快速仿真,而另一個(gè)模型則可用非常具體的方式處理未知邏輯狀態(tài),這樣仿真就要慢一些,但更精確。ALF模型可作為公共參考,用于所有這些HDL模型。圖2:基本IC實(shí)現(xiàn)流程。

單元的物理布局以GDSII格式表示,SPICE格式的晶體管級(jí)網(wǎng)表可從物理層中提取,這樣的晶體管網(wǎng)表中包括了寄生電氣分量?;蛘咴O(shè)計(jì)人員也可用手工或EDA工具創(chuàng)建晶體管網(wǎng)表,將ALF描述的功能規(guī)范映射到晶體管網(wǎng)表中。這種網(wǎng)表的精度要低于從布局中提取,但對(duì)制作原型庫還是有用的。

晶體管網(wǎng)表和各鐘HDL模型都能和ALF描述的功能規(guī)范進(jìn)行比較,更重要的是,晶體管網(wǎng)表還能用來描述單元的性能,以便通過運(yùn)行SPICE仿真來測(cè)量時(shí)序、功率、噪聲和其它電氣特性。

SPICE仿真由描述工具進(jìn)行控制,該工具從ALF表示的規(guī)范中推斷出相關(guān)信息,只要這個(gè)信息與單元本身的功能相關(guān),例如需要描述的時(shí)序曲線可在ALF中表示,也可從ALF中推出。描述工具的輸出是庫單元模型,帶有特性數(shù)據(jù),同時(shí)也在ALF中表示,另外也可用庫編輯器將所有庫單元模型組合成一個(gè)二進(jìn)制文件,作為EDA應(yīng)用工具的數(shù)據(jù)準(zhǔn)備。

IC實(shí)現(xiàn)與性能分析

ALF庫可用在以單元作為構(gòu)建模塊的IC實(shí)現(xiàn)流程中(圖1)。在該流程里,RTL設(shè)計(jì)描述通過RTL綜合工具轉(zhuǎn)換成網(wǎng)表,網(wǎng)表含有單元示例,這里稱為門而不是晶體管,它使用ALF庫尋找將RTL描述映射到含有單元示例網(wǎng)表所需的庫元件。ALF單元模型不會(huì)描述單元中的晶體管。

等價(jià)檢查工具將RTL設(shè)計(jì)描述與網(wǎng)表進(jìn)行比較,以確定RTL到網(wǎng)表的轉(zhuǎn)換是否正確,它可用與RTL綜合工具相同的ALF庫。同樣,HDL模擬工具(圖1中沒有顯示)也能用來確定RTL設(shè)計(jì)描述和網(wǎng)表行為在響應(yīng)給定激勵(lì)時(shí)是否與預(yù)期的一樣,該模擬工具可使用ALF模型或從ALF模型提取出來的HDL模型。

圖1的流程已經(jīng)進(jìn)行了簡(jiǎn)化,像數(shù)據(jù)通路結(jié)構(gòu)創(chuàng)建、與可測(cè)性設(shè)計(jì)(DFT)有關(guān)的結(jié)構(gòu)創(chuàng)建以及特殊掃描插入等特殊網(wǎng)表轉(zhuǎn)換沒有顯示在圖中,ALF單元模型含有與這些應(yīng)用有關(guān)的信息。


上一頁 1 2 3 下一頁

關(guān)鍵詞: ALF IC設(shè)計(jì)流程

評(píng)論


技術(shù)專區(qū)

關(guān)閉