基于FPGA的高精度相位差測(cè)量算法實(shí)現(xiàn)

本平臺(tái)使用的FPGA芯片是Xilinx公司的Virtex-5系列的XC5SX95T芯片；D／A芯片使用AD公司的AD9957芯片，A／D芯片采用AD公司的AD94 61芯片；數(shù)據(jù)輸出端使用ChipScope在線(xiàn)調(diào)試軟件。中頻信號(hào)頻率設(shè)定為70 MHz。A／D芯片采樣頻率為32 MHz，則根據(jù)帶通采樣定律，輸入接收端FPGA芯片的數(shù)字信號(hào)的頻率分量主要有38 MHz和6 MHz。本實(shí)驗(yàn)就是利用6 MHz的頻率分量進(jìn)行相位差測(cè)量的。
相關(guān)測(cè)量法和FFT測(cè)量法在FPGA內(nèi)部的硬件實(shí)現(xiàn)流程圖如圖3所示，其中圖3(a)是相關(guān)測(cè)量法的硬件實(shí)現(xiàn)流程圖，圖3(b)是FFT測(cè)量法的硬件實(shí)現(xiàn)流程圖。

Xilinx公司為硬件工程師提供了大量預(yù)先設(shè)計(jì)好、經(jīng)過(guò)嚴(yán)格測(cè)試和優(yōu)化過(guò)的電路功能模塊(IP Core)，這大大降低了硬件設(shè)計(jì)的繁瑣程度。本實(shí)驗(yàn)中相位差算法的硬件實(shí)現(xiàn)就充分運(yùn)用了這一優(yōu)勢(shì)。圖3硬件實(shí)現(xiàn)流程圖中的DDS模塊、低通濾波器模塊和FFT模塊都可以通過(guò)調(diào)用IP Core來(lái)實(shí)現(xiàn)，而反正切模塊可以通過(guò)調(diào)用坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算(CORDIC)模塊來(lái)實(shí)現(xiàn)。
2．2 測(cè)量結(jié)果
在硬件實(shí)現(xiàn)過(guò)程中，為了防止頻率泄漏，固定數(shù)據(jù)長(zhǎng)度和FFT變換長(zhǎng)度N為2 048。為了比較硬件測(cè)量結(jié)果與軟件計(jì)算結(jié)果的性能，將經(jīng)過(guò)A／D芯片接收的數(shù)字信號(hào)導(dǎo)出至Matlab軟件進(jìn)行理論相位差值計(jì)算，所得到的結(jié)果與ChipSeope顯示的硬件測(cè)量相位差值結(jié)果進(jìn)行比較。圖4顯示了在發(fā)射端相位差一定的條件下，兩種算法各自的硬件測(cè)量結(jié)果與理論計(jì)算結(jié)果的誤差曲線(xiàn)。
實(shí)驗(yàn)結(jié)果表明，F(xiàn)FT測(cè)量法的精度比相關(guān)測(cè)量法的精度要稍微高，無(wú)論是FFT測(cè)量法還是相關(guān)測(cè)量法，硬件測(cè)試的結(jié)果與理論計(jì)算的結(jié)果非常接近，誤差很小。該硬件實(shí)驗(yàn)平臺(tái)可實(shí)現(xiàn)中頻信號(hào)的高精度相位差測(cè)量。

3 結(jié)論
首先對(duì)比了相關(guān)法和FFT法這兩種相位差測(cè)量算法的性能，得出FFT測(cè)量法對(duì)白噪聲的抑制能力要強(qiáng)于相關(guān)測(cè)量法，在高信噪比時(shí)兩種算法均可達(dá)到較高測(cè)量精度。通過(guò)對(duì)不同數(shù)據(jù)長(zhǎng)度的信號(hào)進(jìn)行仿真分析，得出為了防止硬件實(shí)現(xiàn)上頻譜泄漏造成的FFT測(cè)量法性能的下降，需要在硬件實(shí)現(xiàn)的時(shí)候控制信號(hào)數(shù)據(jù)長(zhǎng)度N為2的整數(shù)次冪。然后，在基于高性能的FPGA芯片XC5SX95T的基礎(chǔ)上，搭建了硬件實(shí)驗(yàn)平臺(tái)，通過(guò)硬件實(shí)測(cè)，得出對(duì)于中頻信號(hào)兩種算法硬件實(shí)測(cè)結(jié)果與理論仿真結(jié)果之間的誤差很小，都具有很高的精度。該實(shí)驗(yàn)平臺(tái)可實(shí)現(xiàn)高精度的相位差測(cè)量，在工程應(yīng)用中，可以根據(jù)信號(hào)的特點(diǎn)以及工程的實(shí)際需求選擇運(yùn)用這兩種方法。