新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 三態(tài)門邏輯功能的Multisim仿真方案

三態(tài)門邏輯功能的Multisim仿真方案

作者: 時間:2011-09-20 來源:網(wǎng)絡(luò) 收藏

2.2 總線分時傳輸?shù)?a class="contentlabel" href="http://m.butianyuan.cn/news/listbylabel/label/Multisim">Multisim實驗
1)實驗電路創(chuàng)建 構(gòu)建實驗電路如圖5所示。

本文引用地址:http://m.butianyuan.cn/article/191005.htm

f.JPG


電路的輸出表達式為
i.jpg
字組產(chǎn)生器產(chǎn)生的EN1、EN2、A1、A2信號,分析儀顯示的EN1、EN2、A1、A2及Y信號波形。
2)字組產(chǎn)生器輸出字組的設(shè)計 設(shè)計字組產(chǎn)生器輸出信號時,將工作方式控制量EN1、EN2設(shè)計成分時為1,A1、A2輸入信號設(shè)計成變化周期不同,以驗證分時傳輸?shù)墓ぷ鞴こ獭?/span>



關(guān)鍵詞: Multisim 三態(tài)門 邏輯 仿真

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉