FPGA控制下面陣CCD時(shí)序發(fā)生器設(shè)計(jì)及硬件實(shí)現(xiàn)
加入技術(shù)交流群
LT3487是一款單芯片穩(wěn)壓器，可以在單輸入電壓(2．3～16 V)基礎(chǔ)上，獲得正負(fù)電壓。與其他同類型穩(wěn)壓器相比，其輸出斷開功能可避免在器件關(guān)閉期間出現(xiàn)直流漏電所導(dǎo)致的功率損耗。文中輸入電壓值為+5 V，通過USB接口從電腦得到，其供電能力完全能夠滿足驅(qū)動(dòng)及CCD電路的電流消耗。
4．2 驅(qū)動(dòng)器電路
如圖7所示，CCD工作所需的驅(qū)動(dòng)時(shí)序均由CycloneII系列器件EP2C8T144C8N產(chǎn)生。在CCD工作所需的4路垂直驅(qū)動(dòng)時(shí)鐘Vφ1、Vφ3、Vφ2A、Vφ2B中，Vφ1、Vφ3為兩電平，Vφ2A、Vφ2B為三電平。而FPGA產(chǎn)生的信號(hào)只有‘0’和‘1’兩種狀態(tài)。對(duì)此，可將時(shí)序發(fā)生器中的XV2和XV3時(shí)序分別與XSG1和XSG2時(shí)序利用脈沖合成驅(qū)動(dòng)器CXD1267AN進(jìn)行合成來生成Vφ2A、Vφ2B。本文引用地址：http://m.butianyuan.cn/article/191097.htm
如圖7所示，在FPGA產(chǎn)生的時(shí)序發(fā)生器的10路信號(hào)中，XV1、XV2、XSG1、XV3、XSG2、XV4經(jīng)過脈沖合成驅(qū)動(dòng)器CXD1267AN后，合成為Vφ1、Vφ2A、Vφ2B、Vφ3；而H1、H2和復(fù)位脈沖RR通過ACT04反相器后進(jìn)入CCD進(jìn)行工作，提升了H1、H2和RG的驅(qū)動(dòng)電壓，增加了CCD的水平讀出能力。驅(qū)動(dòng)電路在-5．5 V和+15 V的電壓下工作。在電壓偏置電路和驅(qū)動(dòng)電路的工作下，產(chǎn)生的CCD信號(hào)為包含直流分量大小為幾百mV的交流信號(hào)。
4．3 硬件測(cè)試結(jié)果
物體的圖像經(jīng)過光學(xué)鏡頭投射到面陣CCD上，并將上文實(shí)現(xiàn)的驅(qū)動(dòng)時(shí)序用于面陣CCD的驅(qū)動(dòng)，并用示波器對(duì)隔直后的CCD信號(hào)進(jìn)行測(cè)量。
圖8為CCD輸出的某一行中各感光像元電荷信號(hào)的波形，每個(gè)周期代表一個(gè)像元。每個(gè)像素單元分為3部分，它們分別是復(fù)位脈沖饋入、參考電平和數(shù)據(jù)電平。每個(gè)周期中的尖峰為復(fù)位脈沖饋入到CCD的讀出電容，在CCD輸出波形中形成，每個(gè)像素感受到光信號(hào)的有效值由參考電平和數(shù)據(jù)電平的差表示。由此可見，在驅(qū)動(dòng)時(shí)序作用下面陣CCD能正常工作。
5 結(jié)束語
時(shí)序控制方案采用VHDL語言進(jìn)行設(shè)計(jì)，用EDA軟件對(duì)所設(shè)計(jì)的驅(qū)動(dòng)電路進(jìn)行了仿真。仿真結(jié)果表明，該驅(qū)動(dòng)電路能夠滿足面陣CCD驅(qū)動(dòng)時(shí)序的求。
評(píng)論