基于FPGA的自適應(yīng)波束形成算法實(shí)現(xiàn)

　　2.2.2 存儲模塊

　　一種存儲模塊，它包括：用于根據(jù)外部指令/地址信號來產(chǎn)生內(nèi)部信號的指令/地址寄存器，且所述的指令/地址寄存器件帶有一個輸出晶體管；被分成第一和第二兩組的多個存儲器件；用于連接所述的指令/地址寄存器件和所述的存儲器件的布線；和用于安裝所述的指令/地址寄存器件和所述的存儲器件的基板；所述的布線包括：從所述的指令/地址寄存器件延伸至第一個分支結(jié)點(diǎn)的第一段布線；從第一個分支結(jié)點(diǎn)延伸至第二個分支結(jié)點(diǎn)的第二段布線；從第一個分支結(jié)點(diǎn)延伸至第三個分支結(jié)點(diǎn)的第三段布線；從第二個分支結(jié)點(diǎn)分出延伸至所述的第一組存儲器件的第四段布線；和從第三個分支結(jié)點(diǎn)分出延伸至第二組存儲器件的第五段布線；和所述的指令/地址寄存器件包括：阻抗調(diào)節(jié)器，用于調(diào)節(jié)從所述的指令/地址寄存器件和第一段布線之間的連接點(diǎn)看去所述的指令/地址寄存器件的輸出阻抗，通過調(diào)節(jié)該阻抗調(diào)節(jié)器，可使所述的輸出阻抗在內(nèi)部信號的工作電壓范圍內(nèi)基本保持不變；和上升時間/下降時間調(diào)節(jié)器，用于將內(nèi)部信號的上升時間和下降時間調(diào)節(jié)至特定值。

　　存儲模塊采用8位和16位雙口RAM（如圖3所示）作為信號數(shù)據(jù)和權(quán)值數(shù)據(jù)的存入和讀取存儲器，分別用來存放輸入信號x、權(quán)值ω和誤差e，分別由控制信號clkregbt，clk_regw和clk_rege來控制信號的寫入和讀出。其中x_ram用來存放輸入信號；w_ram存放權(quán)值，其輸入為系數(shù)更新模塊的輸出，輸出為更新后的權(quán)值。

　　2.2.3 自適應(yīng)處理及復(fù)數(shù)乘加器模塊

　　數(shù)字波束形成器是通過加權(quán)因子對空間不同陣元接收信號的加權(quán)求和而成的。由于加權(quán)因子相當(dāng)于濾波器系數(shù)，而輸入的信號為空間位置不同的陣元的接收信號。所以可將數(shù)字波束形成器等同于一個空域?yàn)V波器來實(shí)現(xiàn)。