線性調(diào)頻信號(hào)基于FPGA IP核的脈沖壓縮設(shè)計(jì)
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
2 脈沖壓縮系統(tǒng)設(shè)計(jì)
該系統(tǒng)的主要功能是對(duì)線性調(diào)頻I／Q基帶信號(hào)進(jìn)行高速采集，然后在FPGA中實(shí)現(xiàn)線性調(diào)頻信號(hào)的脈沖壓縮，之后通過(guò)D／A變換器輸出脈壓結(jié)果，監(jiān)測(cè)脈壓后的波形。
2．1 系統(tǒng)硬件平臺(tái)
該系統(tǒng)硬件平臺(tái)主要包括：差分驅(qū)動(dòng)電路，A／D采集電路、FPGA電路、晶振等電路、電路結(jié)構(gòu)框圖如圖3所示。本文引用地址：http://m.butianyuan.cn/article/191135.htm
FPGA采用的是Xilinx公司的芯片XQ2V1000，其配置芯片為Xilinx公司的PROM芯片XQ18V04，以主動(dòng)串行方式對(duì)FPGA進(jìn)行上電配置。差分驅(qū)動(dòng)電路選用ADI公司的AD8138，A／D、D／A電路分別為ADI公司的14位高速模／數(shù)轉(zhuǎn)換芯片ADS5500和14位高速數(shù)／模轉(zhuǎn)換芯片DAC5675A。硬件電路的設(shè)計(jì)注重細(xì)節(jié)：I／Q兩通道傳輸線設(shè)計(jì)時(shí)保證線長(zhǎng)相等，使得I／Q時(shí)延帶來(lái)的相位誤差一致；采用DCI(DigitaUy Controlled Impe-dance)端接技術(shù)，在FPGA的每個(gè)bank上外接兩個(gè)參考電阻來(lái)對(duì)該bank的每個(gè)I／O管腳實(shí)現(xiàn)端接，減少外接電阻的數(shù)量，實(shí)現(xiàn)阻抗匹配，提高系統(tǒng)的穩(wěn)定性；做好電源濾波，對(duì)元器件進(jìn)行合理布局，布線，對(duì)模擬信號(hào)和數(shù)字信號(hào)進(jìn)行有效隔離，減小信號(hào)間串?dāng)_。
2．2 軟件設(shè)計(jì)流程
整個(gè)脈沖壓縮處理在時(shí)間上是順序的，是典型的數(shù)據(jù)流驅(qū)動(dòng)的系統(tǒng)，即先進(jìn)行FFT，復(fù)乘然后是IFFT及FIFO輸出，脈沖壓縮的總時(shí)序關(guān)系見(jiàn)圖4。該系統(tǒng)實(shí)現(xiàn)1 024點(diǎn)的脈沖壓縮，算法上采用基于IP核的設(shè)計(jì)方法。主要用到了FFT核，乘法器核以及單口Block Memory核，這些IP核的應(yīng)用及脈沖壓縮的具體實(shí)現(xiàn)如下所述。
評(píng)論