降低CPLD的功耗的嵌入式應(yīng)用

　引言

　　從事便攜式或手持產(chǎn)品設(shè)計(jì)的工程師都明白，在如今的設(shè)計(jì)中，必須要最大限度地降低功耗。但是，只有經(jīng)驗(yàn)豐富的工程師理解盡可能地延長(zhǎng)系統(tǒng)的電池壽命的那些微妙但又重要的細(xì)節(jié)。本文中我們將重點(diǎn)放在這些經(jīng)驗(yàn)豐富的專家是如何使用超低功耗的復(fù)雜可編程邏輯器件（CPLD），并從他們的嵌入式設(shè)計(jì)中的I/O子系統(tǒng)節(jié)省每個(gè)微瓦的方法。

　　1 嵌入式工程師青睞的器件CPLD

　　盡管在最先進(jìn)的新興應(yīng)用中它們特別受歡迎，CPLD的成本低，體積小和低功耗的特性使他們成為幾乎所有的手持式或便攜式設(shè)計(jì)的首選。在這些應(yīng)用中，它們常用來整合邏輯功能，擴(kuò)展主處理器的I/O功能和監(jiān)控關(guān)鍵的輸入，從而使處理器有更多的時(shí)間處于低功耗睡眠模式。

　　用作I/O的擴(kuò)展器件時(shí)，像ispMACH 4000ZE這樣的CPLD器件（圖1）給予簡(jiǎn)單的嵌入式處理器額外的信號(hào)線和處理功能，他們能夠支持顯示器、按鈕、發(fā)光二極管，串行或并行I/O，或存儲(chǔ)接口。設(shè)計(jì)人員還經(jīng)常利用它們作為設(shè)計(jì)中通用處理器和更多的專業(yè)芯片組之間的緩沖，還能用于其他的應(yīng)用，如智能手機(jī)、GPS系統(tǒng)，遠(yuǎn)程工業(yè)傳感器和數(shù)碼攝像機(jī)。

圖1 用Lattice ispMACH 4000ZE CPLD擴(kuò)展I/O

　　2 用明智的方法管理泄漏電流

　　由于可編程邏輯器件的泄漏電流主要取決于它是怎樣制造的，第一步就是要密切關(guān)注候選器件制造商提供的數(shù)據(jù)手冊(cè)的規(guī)范。只是簡(jiǎn)單地購買廣告所述的低功耗器件并不能保證如你期望設(shè)計(jì)中達(dá)到的指標(biāo)完全一樣。經(jīng)驗(yàn)豐富的設(shè)計(jì)師明白尋找“典型”和“最大”電流之間的實(shí)際關(guān)系需要根據(jù)具體的應(yīng)用（圖2）做出解釋。在許多應(yīng)用中，數(shù)據(jù)手冊(cè)中列出的所謂典型電流中提供了一個(gè)非常有用的CPLD汲取電流的近似值。然而，有幾個(gè)問題需要加以探討，以確保對(duì)設(shè)計(jì)的估計(jì)和實(shí)際功耗保持相對(duì)接近。

圖2 供給電流規(guī)范

　　首先需要考慮的事項(xiàng)是CPLD占整個(gè)系統(tǒng)功耗的比例。如果這是一小部分，比如說5%～10%，即使最壞的情況將引起整個(gè)功耗有相對(duì)較小的變化。如果CPLD需要20%或以上的功耗預(yù)算，也許是開始根據(jù)額定待機(jī)電流考慮偏置設(shè)計(jì)的時(shí)候了，額定待機(jī)電流接近數(shù)據(jù)手冊(cè)中列出的最大電流。您還應(yīng)該考慮設(shè)計(jì)中CPLD（以及其他器件）的數(shù)量。由于電路板上元器件數(shù)量的增加，總功耗接近總的典型額定電流的概率也隨之增加。最后，如果您的產(chǎn)品以驅(qū)動(dòng)它至最壞情況的功耗級(jí)別為目標(biāo)，那么您需要考慮潛在影響：較高的功耗會(huì)縮短產(chǎn)品的壽命嗎？它是否會(huì)成為火災(zāi)的隱患？

　　如果您仔細(xì)察看圖2中的數(shù)據(jù)，你可能注意到，待機(jī)功耗還根據(jù)工作溫度和Vcc（電源電壓）而變化。這是因?yàn)镃PLD的漏電流會(huì)隨溫度升高而增加。事實(shí)上，使您的設(shè)計(jì)完美將改善其待機(jī)功耗。由于漏電流與Vcc密切相關(guān)，保持電源電壓盡可能的低可以節(jié)省更多的功耗。由于仔細(xì)的電源電壓管理能夠節(jié)省更多的動(dòng)態(tài)功耗，在涉及運(yùn)作功耗管理時(shí)，我們會(huì)對(duì)這個(gè)方面進(jìn)行探討。