新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應(yīng)用 > 基于FPGA的GPS+GSM雙重車載定位系統(tǒng)設(shè)計

基于FPGA的GPS+GSM雙重車載定位系統(tǒng)設(shè)計

作者: 時間:2011-06-08 來源:網(wǎng)絡(luò) 收藏

2.1 模塊
對于模塊,采用Zarlink公司的GP2015,它的主要任務(wù)是對接收到的信號進行外差式下變頻,內(nèi)部包括一個片內(nèi)頻率合成器、三級混頻器、自動增益控制電路及量化器。在其內(nèi)部使用鎖相環(huán)頻率合成器合成本地參考信號,然后和接收信號進行混頻。在該系統(tǒng)設(shè)計中,射頻前端GP2015需要兩個外部時鐘,一個是10 MHz的基準頻率,另一個是其內(nèi)部A/D的采樣時鐘,頻率為5.714 MHz;在GPS接收機的設(shè)計中,射頻前端與基帶處理模塊的時鐘相位保持一致或相位誤差比較小時,有助于提高接收機的定位精度??紤]到這一點,在本設(shè)計中和射頻前端共用一個時鐘源,給提供一個40 MHz的基準頻率,經(jīng)過內(nèi)部的鎖相環(huán)提供10 MHz和5.714 MHz的時鐘信號給射頻前端,保證了前端和基帶處理時鐘的同源。在GP2015內(nèi)部還集成了一個兩位A/D轉(zhuǎn)換器,模擬中頻輸入為4.309 MHz,輸出兩位的數(shù)字中頻信號,頻率為1.405 MHz。模塊采用Siemens公司的TC35,該型號的模塊工作在EGSM 900 MHz和GSM1 800 MHz頻率波段,提供話音和數(shù)據(jù)傳輸?shù)臒o線連接,使用40引腳的零插力連接器作為控制數(shù)據(jù)、話音信號和電源線的應(yīng)用接口。其串口通信波特率在300 b/s~115 Kb/s之間可選,也可以在1 200 b/s~115 Kb/s之間的8種波特率間自動適配。
2.2 創(chuàng)建QuartusⅡ工程
創(chuàng)建項目工程名為GPS,芯片選型為EP2C20F484C7,并創(chuàng)建一個原理圖文件GPS.bdf。
2.3 啟動SoPC Builder并配置硬件系統(tǒng)
將生成的NiosⅡ標準型CPU應(yīng)用到系統(tǒng)中,debug level位設(shè)為1,系統(tǒng)復位映射到FLASH中,地址為0X0;異常映射到SRAM中,地址為0X-20.然后添加自己定制的LCD控制模塊LCD_interface.v到NiosⅡ系統(tǒng)中。選擇RS 232串口作為系統(tǒng)與GPS接收模塊的接口,在系統(tǒng)構(gòu)架中添加UAWT組件,命名為GPS_UART,波特率設(shè)為9 600 b/s.并選擇DMA數(shù)據(jù)傳輸控制項。在組件中選擇valonCornponenst/others/Interval Timer,在彈出的對話框中配置Initial Period項為1 ms,數(shù)據(jù)位寬為32。SDRAM作為存儲介質(zhì)保存數(shù)據(jù),data width設(shè)為16,address width中row為12,column為8。添加SRAM模塊用來存儲程序,memory sizes為4 MB,添加CFI-Flash模塊,用來存儲圖像及系統(tǒng)配置信息,在SoPC Builder左側(cè)的組件欄中選擇Avalon Components/Flash Memory,雙擊組件,選擇address width為22,data width為8;還需要添加EPCS Controller,具體方法是:選擇SoPC Builder左側(cè)組件欄中的Avalon Components/Memory/EPCS Serial Flash Controller,單擊Finish,完成組件添加。
添加Flash Controller模塊,用來控制FLASH工作。由于FLASH的數(shù)據(jù)總線是三態(tài)的,所以NiosⅡCPU在與FLASH進行連接時需要添加Ava-lon總線三態(tài)橋控制模塊Tri_state_bridge,用來連接FLASH模塊;添加自己定制的GPS控制模塊。最后添加系統(tǒng)ID模塊。配置完成后選擇Sy-stem Generation標簽,單擊Generate按鈕,啟動系統(tǒng)生成。
2.4 創(chuàng)建QuartusⅡ頂層模塊并集成NiosⅡ硬件系統(tǒng)
在GPS.bdf中添加生成的NiosⅡ系統(tǒng),配置外圍接口電路,生成完整的硬件系統(tǒng)構(gòu)架。如圖2所示。

本文引用地址:http://m.butianyuan.cn/article/191177.htm

b.jpg


選擇Start Analysis&Synthesis開始分析和綜合,完成后進行引腳分配,檢查無誤后執(zhí)行Start Assembier,對輸入設(shè)計進行匯編;將匯編好的編程配置文件GPS.sof通過JTAG方式下載到定位終端目標板上,即可完成硬件的所有綜合設(shè)計。



關(guān)鍵詞: FPGA GPS GSM 車載定位

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉