基于1553B總線協(xié)議的解碼器設計和FPGA實現(xiàn)

摘要：文章通過對1553B總線協(xié)議的研究，結合現(xiàn)代EDA技術，介紹了一種使用現(xiàn)場可編程邏輯器件(FPGA)設計1553B,總線協(xié)議用的manches-ter II型碼解碼器的方法。通過采用Verilog HDL硬件描述語言和原理圖混合輸入法，使設計簡潔有效。通過OuartusII開發(fā)軟件對設計進行了時序約束和分析，最后給出了時序仿真圖，從而證明了這種設計是可行和可靠的。
關鍵詞：1553B總線協(xié)議；ManehesterII型碼；現(xiàn)場可編程門陣列

0 引言
MIL-STD-1553B是關于數(shù)據(jù)總線電氣特性和協(xié)議規(guī)范的美國軍用標準，它的全稱為“飛機內(nèi)部時分制指令／響應性多路傳輸數(shù)據(jù)總線”(Aircraft Internal Time Division Command／Response Multiplex Data Bus)，該標準規(guī)定了飛機內(nèi)部數(shù)字式的命令／相應時分制多路數(shù)據(jù)總線的技術要求。
在軍用機載數(shù)據(jù)總線方面，MIL-STD-1553B是應用時間最早，也最為持久的，它為適應工業(yè)和軍事的需要而提出，具有很高的可靠性和靈活性，加之技術比較成熟，所以應用比較廣泛。目前，MIL-STD-1553B已廣泛應用于軍事、工業(yè)和科技領域，從大型運輸艦、空間補給站、轟炸機到各種戰(zhàn)斗機，以及直升機，都有其應用，它甚至用于導彈系統(tǒng)，以及用作飛行器和導彈之間的基本通信協(xié)議。我國于1987年頒布了相應的軍標，目前，1553B總線已成為國內(nèi)軍用飛機航電系統(tǒng)的主流數(shù)據(jù)總線。
本文論述了一種運用Verilog HDL語言，并結合現(xiàn)在EDA技術設計的可靠性強的1553B總線用ManchesterII型碼解碼器模塊。

1 1553B數(shù)據(jù)格式
1553B數(shù)據(jù)總線以異步、命令／響應方式執(zhí)行數(shù)據(jù)信息的傳輸，其通信方式采用半雙工方式，總線控制器初始化所有個信息位、一個奇偶校驗位和3個位長的傳輸，并控制數(shù)據(jù)總線上所有數(shù)據(jù)信息的傳輸，并控制數(shù)據(jù)總線上所有數(shù)據(jù)信息的傳輸，數(shù)據(jù)總線上的信息流有信息組成，而信息有三種類型的字組成：命令字、數(shù)據(jù)字和狀態(tài)字。有10種信息格式，每個信息格式至少包含兩個字，每個字有16的同步頭，所有的信息字都采用ManchesterlI型碼。
如圖1所示，1553B的數(shù)據(jù)傳輸速率是1Mbit／s。按照ManchesterII型碼規(guī)則，將邏輯“0”用編碼“01”來表示，其中“0”和“1”各占0．5 μs，也即用一個由低到高的跳變來表示；將邏輯“1”用編碼“10”來表示，其中“1”和“0”各占0．5 μs，也即用一個由高到低的跳變來表示。

MIL-STD-1553B總線標準定義了三種字類型：命令字、數(shù)據(jù)字和狀態(tài)字。每一種字類型都有唯一的格式，但三種字類型有相同的數(shù)據(jù)結構，如圖2所示。每個字有20比特，最前面三個比特是同步字頭，標志新字的開始，同步字頭波形是無效的Manchester碼，因為其跳變僅僅發(fā)生在第二比特時間的正中。使用這種不同的模式，是為了讓解碼器在每個字的開頭重新建立同步，以及保持發(fā)送的整體穩(wěn)定性；接下去的十六比特是信息字段，三種類型的字有不同的含義；最后一個比特是該字的奇偶校驗位，標準規(guī)定為奇校驗。