新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的視頻采集與顯示模塊設(shè)計(jì)

基于FPGA的視頻采集與顯示模塊設(shè)計(jì)

作者: 時(shí)間:2011-03-09 來(lái)源:網(wǎng)絡(luò) 收藏

  3 參數(shù)設(shè)置

  本系統(tǒng)采用640×480 像素顯示, 刷新率為60Hz模式, 像素時(shí)鐘為25MHz。在VGA水平時(shí)序中, 每行包括800像素點(diǎn), 其中640為有效顯示脈沖, 160為行消隱區(qū); 而在VGA垂直時(shí)序中, 每場(chǎng)525行, 其中480有效, 45行為場(chǎng)消隱。其具體參數(shù)如下:


12.jpg


  4 結(jié)束語(yǔ)

  本文介紹的圖像采集和設(shè)計(jì)簡(jiǎn)單,成本較低。由于其用高效硬件描述語(yǔ)言構(gòu)成, 故其處理效率高, 具有很好的實(shí)用特性。


上一頁(yè) 1 2 3 4 下一頁(yè)

關(guān)鍵詞: FPGA 視頻采集 顯示模塊

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉