新聞中心

EEPW首頁(yè) > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于多相濾波的數(shù)字接收機(jī)的FPGA實(shí)現(xiàn)

基于多相濾波的數(shù)字接收機(jī)的FPGA實(shí)現(xiàn)

作者: 時(shí)間:2011-02-17 來(lái)源:網(wǎng)絡(luò) 收藏

e.JPG
這樣得到實(shí)信號(hào)數(shù)字信道化的實(shí)現(xiàn)模型如圖4所示。

f.JPG


1.3 算法仿真
仿真時(shí),設(shè)信號(hào)的采樣頻率為2 GHz,信道帶寬為62.5 MHz,共16個(gè)信道,輸入信噪比為0dB。輸入信號(hào)樣本為1 920點(diǎn)(每個(gè)信道120點(diǎn)),信號(hào)的起始點(diǎn)為112 ns,脈沖寬度為600 ns。在62.5~937.5 MHz間對(duì)起始點(diǎn)、脈寬和頻率進(jìn)行測(cè)量,頻率步長(zhǎng)為250 kHz,參數(shù)的均方根誤差如圖5~圖7所示。

g.JPG

h.JPG



評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉