基于FPGA的誘發(fā)電位儀系統(tǒng)設(shè)計
加入技術(shù)交流群
誘發(fā)電位刺激信號主要參數(shù)包括刺激脈寬、刺激頻率、刺激強度、刺激類型和刺激模式，USB芯片從上位機接收到參數(shù)配置信號，傳遞給誘發(fā)刺激信號生成模塊發(fā)出脈沖。例如，生成聽覺誘發(fā)電位刺激信號如圖3所示，它的刺激脈寬為O．2 ms，刺激頻率為12 Hz，設(shè)置某一刺激強度(由分貝進行度量)；而生成視覺誘發(fā)電位刺激信號，刺激頻率為2 Hz，刺激類型為棋盤格模式，刺激模式為16×16。
2．4 信號傳輸控制模塊
在FPGA內(nèi)部將完成誘發(fā)電位儀同步信號發(fā)生模塊、A／D轉(zhuǎn)換器的控制、USB傳輸控制端口和上位機命令解析模塊，從而形成一整個誘發(fā)電位儀核心處理控制模塊，可以方便地使用各個模塊來完成外圍器件的初始化、工作模式配置和系統(tǒng)的數(shù)據(jù)傳輸。圖4為信號傳輸控制流程圖。
2．5 數(shù)字信號處理模塊
數(shù)字信號處理模塊集成到FPGA中，可以將算法拆分，形成大規(guī)模的數(shù)字信號處理并行結(jié)構(gòu)，將極大地提高處理速度，且性能不會下降，如模式識別算法、盲源分離算法等，均比較適合集成到FPGA中實現(xiàn)。在前置模擬電路放大之前，腦電信號為微弱混雜的信號，需要做一些濾波處理，而此處可以將前段部分的帶通濾波電路轉(zhuǎn)化為數(shù)字濾波器，設(shè)置到FPGA芯片中去，可簡化電路結(jié)構(gòu)，使系統(tǒng)整體體積大大減小。本設(shè)計在FPGA芯片中搭建了四階無限脈沖數(shù)字濾波器，其系統(tǒng)傳遞函數(shù)H(z)如下：
將誘發(fā)電位信號放大模／數(shù)轉(zhuǎn)換之后的數(shù)據(jù)實時經(jīng)過濾波，實現(xiàn)信號的前置處理，經(jīng)測試效果良好。利用FPGA的并行性，在每個通道設(shè)置一個數(shù)字濾波器，大大增強了系統(tǒng)實時性，而且可探索自適應、小波數(shù)字濾波器等設(shè)計，在硬件層次提高系統(tǒng)的處理能力。
3 高精度多通道模／數(shù)轉(zhuǎn)換器ADSl258
在誘發(fā)電位儀采集系統(tǒng)中，模／數(shù)轉(zhuǎn)換模塊芯片的選取對整個采集系統(tǒng)的結(jié)構(gòu)和性能影響非常大，本文模／數(shù)轉(zhuǎn)換芯片選用ADSl258器件，使得本系統(tǒng)達到多通道高分辨率的要求。
3．1 ADSl258的主要特點
ADSl258是16通道24位分辨率的低噪聲模／數(shù)轉(zhuǎn)換芯片，全量程5 V的單端輸入范圍或者±2．5 V的真雙極輸入，每個通道采樣速率最高23．7 KSPS(16通道同時采樣)，單個通道采樣最高可達400 KSPS，通過SPI兼容接口進行工作模式配置和串行數(shù)字通信，使用方便。選用此芯片，電壓分辨率即可達到1 μV，因此信號放大和調(diào)理預處理電路的放大倍數(shù)只要100倍就可滿足誘發(fā)電位儀的技術(shù)要求，大大簡化了前級電路。
評論