新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 基于FPGA的語音錄制與回放系統(tǒng)

基于FPGA的語音錄制與回放系統(tǒng)

作者: 時(shí)間:2010-10-18 來源:網(wǎng)絡(luò) 收藏


0 引言
隨著微電子技術(shù)的發(fā)展,系統(tǒng)集成向高速、高集成度、低功耗發(fā)展已經(jīng)成為必然,同時(shí)SoPC技術(shù)也應(yīng)用而生。SoPC將軟硬件集成于單個(gè)可編程邏輯器件平臺,使得系統(tǒng)設(shè)計(jì)更加簡潔靈活。SoPC綜合了SoC,PLD和的優(yōu)點(diǎn),集成了硬核和軟核CPU、OSP、存儲器、外圍I/O及可編程邏輯,用戶可以利用SoPC平臺自行設(shè)計(jì)高速、高性能的CPU和DSP處理器,使得電子系統(tǒng)設(shè)計(jì)進(jìn)入一個(gè)嶄新的模式。
該設(shè)計(jì)運(yùn)用SoPC技術(shù)實(shí)現(xiàn)嵌入式數(shù)字化錄制與回放。其中,介紹了在上構(gòu)建WM8731的I2C總線,以及數(shù)字化在SRAM中的存儲,并利用Matlab 7.0.4軟件對所采集的數(shù)據(jù)進(jìn)行仿真。SoPC是現(xiàn)在電子技術(shù)、電子系統(tǒng)設(shè)計(jì)的匯聚點(diǎn)和發(fā)展方向。充分體現(xiàn)了其高性能、設(shè)計(jì)靈活和易用等特點(diǎn)。

1 系統(tǒng)整體方案
系統(tǒng)以Altera公司的芯片(CycloneⅡ系列)EP2C35F672C6NK為平臺,結(jié)合音頻編/解碼芯片WM8731實(shí)現(xiàn)語音錄制與回放。該FPGA芯片具有豐富的片內(nèi)資源,大量的邏輯宏單元和多個(gè)硬件乘法器,大量的自定義I/O接口,此外還有4個(gè)鎖相環(huán),為系統(tǒng)提供實(shí)時(shí)時(shí)鐘。設(shè)計(jì)中充分利用了FPGA的高速并行和Avalon總線自定義硬件外設(shè)的優(yōu)勢,從而構(gòu)建了一個(gè)高集成度、高性能的系統(tǒng)。
語音通過話筒輸入,由音頻編/解碼芯片WM8731以8 kHz的A/D采樣率轉(zhuǎn)換成16位PCM碼緩存。此外,為確保采集的語音數(shù)據(jù)不丟失,先將語音存儲在SRAM中,再作后續(xù)處理。整體系統(tǒng)框架圖1所示。

本文引用地址:http://m.butianyuan.cn/article/191526.htm


1.1 芯片工作原理
音頻編/解碼芯片WM8731上電后必須將工作模式設(shè)置在系統(tǒng)要求的狀態(tài)下,因此上電后需要用VERILOG HDL編寫程序模塊對芯片的工作模式進(jìn)行設(shè)置。該語音編/解碼芯片有多種工作模式,A/D變換后,語音的采樣頻率與采樣位寬都需要根據(jù)系統(tǒng)的具體要求,合理配置。語音芯片的配置時(shí)序?yàn)镮2C模式,芯片接口為主模式,即由WM8731提供位時(shí)鐘,A/D轉(zhuǎn)換和D/A轉(zhuǎn)換的左、右聲道控制相位時(shí)鐘,以及轉(zhuǎn)換后的數(shù)據(jù)PCM碼輸送給FPGA處理器。以下為芯片配置字列表,WM8731內(nèi)部控制字寄存器有16個(gè),在芯片初始化時(shí),在制作ROM表格中完成。相應(yīng)的程序設(shè)置如下:

1. 2 配置單元模塊
配置單元模塊綜合頂層圖如圖2所示。從程序編譯分析報(bào)告(見圖3)可以得出,該單元模塊消耗了101個(gè)邏輯單元,它作為語音采集模塊的一個(gè)子模塊。在配置電路中,模塊CLOCK_50將輸入的50 MHz系統(tǒng)時(shí)鐘分頻為1 MHz,作為I2C總線模塊的工作時(shí)鐘,CLOCK_50模塊中寫出的上面程序代碼是一個(gè)表格,存儲了配置的控制字。I2C總線模塊的I2C_SDAT和I2C_SCLK是數(shù)據(jù)線和時(shí)鐘線,DE2板固定分配了專門的I2C數(shù)據(jù)線和時(shí)鐘線的引腳線。


上一頁 1 2 3 下一頁

關(guān)鍵詞: FPGA 語音 回放系統(tǒng)

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉