基于FPGA的雷達脈沖預分選器設計

傳統(tǒng)的關(guān)聯(lián)比較器的原理圖如圖3所示，這種方法是給每個參數(shù)設定一個容差，將每個脈沖的PDW與各參數(shù)容差進行比較，實際上就是與RF，DOA，PW的最大值與最小值做比較，如果都落在容差范圍內(nèi)，則產(chǎn)生相應路數(shù)的單路匹配信號MATCH。這種方法能夠解決第一個問題，但是對于參數(shù)捷變雷達則不能進行分選。另外，由于每一路只能配置一組雷達參數(shù)，對于日益復雜的電磁環(huán)境，這種方法已不適應。
本文在傳統(tǒng)的關(guān)聯(lián)比較器上進行改進，設計了基于CAM(Content．Addressable Memory)的關(guān)聯(lián)比較器。CAM是一種專門為快速查找數(shù)據(jù)地址而設計的存儲器，通過把輸入數(shù)據(jù)與其內(nèi)所存數(shù)據(jù)同時相比較，能快速確定輸入數(shù)據(jù)是否與其內(nèi)部某個數(shù)據(jù)或幾個數(shù)據(jù)相匹配。CAM的數(shù)據(jù)尋址方式因不同應用要求而不同，最快方式下僅需要一個時鐘周期便可完成對所有數(shù)據(jù)的尋址。
與RAM一樣，CAM也是采取陣列式數(shù)據(jù)存儲，其數(shù)據(jù)的寫入方式與RAM相類似，但CAM的數(shù)據(jù)讀取方式卻不同。在RAM中，輸入的是數(shù)據(jù)地址，輸出的是數(shù)據(jù)，而在CAM中輸入的是所要查詢的數(shù)據(jù)，輸出的是數(shù)據(jù)地址和匹配標志。
在RAM中，RAM的存儲容量由地址線寬度所確定。例如，10b寬地址總線的RAM存儲容量為210=1024B，CAM卻沒有這個限制，因為它不是采用傳統(tǒng)的通過地址讀取數(shù)據(jù)的方式。如要從1024B中查詢某一數(shù)據(jù)，輸入數(shù)據(jù)寬度為8b，若數(shù)據(jù)存在，則輸出匹配標志和10b寬的數(shù)據(jù)地址。因為CAM不是采用傳統(tǒng)的地址線模式讀取數(shù)據(jù)，存儲空間可以很容易的擴展，輸入數(shù)據(jù)線寬度只由需查詢的數(shù)據(jù)位數(shù)決定。圖4為數(shù)據(jù)讀取模式下的RAM和CAM。

基于CAM的關(guān)聯(lián)比較器原理如圖5所示，三個CAM中分別存儲了多部雷達的RF，DOA，PW參數(shù)。當PDW進來時，如果CAM中有與之匹配的參數(shù)，則MATCH標志位輸出1，并輸出參數(shù)地址，根據(jù)輸出三個CAM輸出的地址和MATCH標志位判定輻射源編號。同傳統(tǒng)方法一樣，這種方法也可以進行多路組合，實現(xiàn)對PDw的高速處理。