基于FPGA的三相函數(shù)信號(hào)發(fā)生器設(shè)計(jì)
2.4 波形選擇的實(shí)現(xiàn)
根據(jù)設(shè)計(jì)要求,每一相都可以實(shí)現(xiàn)正弦波、方波、三角波和鋸齒波任意一種波形的輸出,設(shè)計(jì)了一個(gè)4選1數(shù)據(jù)選擇器,控制端Sel[1.-.0]與單片機(jī)IO口相連,如圖6所示,以A相為例。本文引用地址:http://m.butianyuan.cn/article/191582.htm
2.5 幅度控制的實(shí)現(xiàn)
參考電壓可通過(guò)INT/EXT端選擇內(nèi)部和外部。當(dāng)該端口為高電平時(shí)選擇外部參考電壓,只要改變參考電壓,就可以改變輸出波形的幅值。DAC902外部參考電壓范圍0.10~1.25 V,因此只需采用8位D/A既可實(shí)現(xiàn)0.01 V的步進(jìn)。如圖7所示,DAC0832輸出接到DAC902參考電壓輸入端REFin,通過(guò)單片機(jī)控制DAC0832輸出,進(jìn)而控制DAC902參考電壓。
3 系統(tǒng)測(cè)試
本系統(tǒng)波形參數(shù)設(shè)置通過(guò)觸摸屏輸入完成,用示波器測(cè)試50 Ω負(fù)載下的輸出波形,比較設(shè)置值與測(cè)試值之間的誤差,圖8為信號(hào)源輸出頻率為10 MHz,峰峰值為5 V,兩路信號(hào)相移分別為45°、90°、180°、270°時(shí),在使用Fluck PM3394B 200 MHz Combiscope Instrument的“Analog”模式下,用數(shù)碼相機(jī)拍攝的正弦波的輸出波形。
經(jīng)過(guò)多次測(cè)試和反復(fù)改進(jìn),最終實(shí)現(xiàn)了如下技術(shù)指標(biāo):
(1)輸出波形:正弦波、方波、三角波、鋸齒波。
(2)輸出波形頻率范圍:0.1 Hz~10 MHz。
(3)輸出頻率調(diào)節(jié)步長(zhǎng):0.01 Hz~10 kHz。
(4)輸出電壓范圍:10 mV~10 V(峰峰值)可調(diào),幅度步進(jìn)最小10 mV。
(5)方波占空比調(diào)節(jié)范圍:1%~99%。
由于示波器只有兩個(gè)通道,因此只能測(cè)量?jī)身?xiàng)信號(hào)之間的相位差。
在頻率穩(wěn)定度方面,正弦波、三角波、方波和矩形波輸出波形穩(wěn)定,這正是體現(xiàn)了DDS技術(shù)的特點(diǎn),輸出頻率穩(wěn)定度和晶振穩(wěn)定度在同一數(shù)量級(jí)。由于采用了FPGA的內(nèi)部時(shí)鐘,在倍頻分頻的結(jié)果后還是無(wú)法達(dá)到計(jì)算的時(shí)鐘,因此存在著誤差,但在頻率較高部分誤差稍明顯,因此設(shè)計(jì)中采用了軟件修正,從而減少了頻率較高部分的誤差。
對(duì)于波形幅度的控制上,由于波形在電路網(wǎng)絡(luò)存在一定的衰減,因此在程序中采用軟件補(bǔ)償進(jìn)行修正。從測(cè)試結(jié)果可以看書(shū)軟件補(bǔ)償做得越細(xì)致誤差越小。
4 結(jié)束語(yǔ)
本項(xiàng)目以多功能、低功耗、操作方便、結(jié)構(gòu)合理、易于調(diào)試為主要設(shè)計(jì)原則,在系統(tǒng)設(shè)計(jì)過(guò)程中,力求硬件線路簡(jiǎn)單,充分發(fā)揮軟件編程方便靈活的特點(diǎn),并最大限度挖掘FPGA片內(nèi)資源,來(lái)滿足系統(tǒng)設(shè)計(jì)要求。
利用硬件描述語(yǔ)言VHDL編程,借助Ahera公司的Quartus II軟件環(huán)境下進(jìn)行了編譯及仿真測(cè)試,在FPGA芯片上設(shè)計(jì)了函數(shù)發(fā)生器,產(chǎn)生正弦波、三角波、方波等多種波形,系統(tǒng)的頻率分辨率高,頻率切換速度比較快。設(shè)計(jì)采用了EDA技術(shù),縮短了開(kāi)發(fā)研制周期,提高了設(shè)計(jì)效率,而且使系統(tǒng)具有結(jié)構(gòu)緊湊、設(shè)計(jì)靈活、實(shí)現(xiàn)簡(jiǎn)單、性能穩(wěn)定的特點(diǎn)。
評(píng)論