利用FPGA實(shí)現(xiàn)視頻監(jiān)控系統(tǒng)的視頻處理

作者：時(shí)間：2010-08-27 來(lái)源：網(wǎng)絡(luò)

加入技術(shù)交流群
- 掃碼加入
  和技術(shù)大咖面對(duì)面交流
  海量資料庫(kù)查詢(xún)

實(shí)用的IP資源

為加快視頻監(jiān)控系統(tǒng)中視頻和圖像處理算法設(shè)計(jì)、仿真、實(shí)現(xiàn)和驗(yàn)證的進(jìn)程，Xilinx還提供了豐富的視頻IP模塊組，其中既包括設(shè)計(jì)DVR所需的基礎(chǔ)的簡(jiǎn)單算法，也包含高級(jí)算法。

另外，Xilinx及其合作伙伴還提供了一系列壓縮編碼、解碼和編解碼方案，從為需要快速實(shí)現(xiàn)設(shè)計(jì)的客戶(hù)提供的現(xiàn)貨內(nèi)核，到為希望通過(guò)降低比特率來(lái)提供更高圖像質(zhì)量、并以此實(shí)現(xiàn)產(chǎn)品差異化的客戶(hù)提供的模塊化參考設(shè)計(jì)和硬件平臺(tái)。

采用Xilinx的FPGA來(lái)完成某些編解碼模塊中極高強(qiáng)度的處理任務(wù)就意味著，產(chǎn)品不但可支持多通道高清編碼、節(jié)省寶貴的系統(tǒng)處理器周期，而且可通過(guò)減少或消除對(duì)DSP處理器陣列的要求而真正做到成本削減，并輕松將更多特性和功能(從接口特性到更強(qiáng)大的視頻處理功能)集成進(jìn)系統(tǒng)。最重要的是，FPGA提供的是一種可擴(kuò)展方案，因此可在同一個(gè)系統(tǒng)中支持不同的系統(tǒng)結(jié)構(gòu)、額外通道或新的編解碼方案。

通過(guò)增強(qiáng)系統(tǒng)邏輯和實(shí)現(xiàn)新外設(shè)，XilinxFPGA還能進(jìn)一步降低DVR系統(tǒng)的成本。同時(shí)，Xilinx及其合作伙伴還為快速開(kāi)發(fā)視頻監(jiān)控系統(tǒng)提供了以下系統(tǒng)接口：高級(jí)存儲(chǔ)器接口、PCIExpress接口、TI的VLYNQ和EMIF接口、硬盤(pán)接口，以及ITU-RBT656接口。

利用Xilinx提供的工具簡(jiǎn)化設(shè)計(jì)

Xilinx提供的SystemGeneratorforDSP允許在Simulink下用Xilinx的視頻IP模塊組搭建和調(diào)試高性能DVR系統(tǒng)。采用SystemGenerator開(kāi)發(fā)和實(shí)現(xiàn)視頻處理算法可以完成經(jīng)過(guò)徹底驗(yàn)證而且執(zhí)行簡(jiǎn)單的設(shè)計(jì)。

Xilinx已開(kāi)發(fā)出多種經(jīng)過(guò)預(yù)測(cè)試的新的視頻IP模塊組，我們只需在SystemGenerator中拖放模塊就能輕松構(gòu)建起自己的視頻/圖像系統(tǒng)。這為開(kāi)發(fā)人員節(jié)省了寶貴的時(shí)間，使他們無(wú)需再用HDL語(yǔ)言編寫(xiě)這些基本模塊的代碼。

為了處理由開(kāi)發(fā)板發(fā)往PC機(jī)的大量視頻數(shù)據(jù)流，SystemGeneratorforDSP還引入了另一種新的高速硬件協(xié)同仿真(通過(guò)一個(gè)以太網(wǎng)接口實(shí)現(xiàn))。該接口可在低延遲下實(shí)現(xiàn)高流量，事實(shí)證明這在SystemGenerator環(huán)境下構(gòu)建視頻/圖像系統(tǒng)時(shí)非常有用。

Xilinx還推出了另一款基于MATLAB語(yǔ)言的設(shè)計(jì)工具AccelDSP綜合工具，這是用于在XilinxFPGA上設(shè)計(jì)DSP模塊的高級(jí)工具。它可以自動(dòng)完成浮點(diǎn)到定點(diǎn)的轉(zhuǎn)換，產(chǎn)生可綜合的VHDL或Verilog代碼，并創(chuàng)建一個(gè)測(cè)試平臺(tái)用于驗(yàn)證。我們還可以根據(jù)一段MATLAB算法生成一個(gè)定點(diǎn)的C++模型或SystemGenerator模塊。AccelDSP是XilinxXtremeDSP方案中的關(guān)鍵組件，而XilinxXtremeDSP則是一套結(jié)合了最先進(jìn)的FPGA、設(shè)計(jì)工具、IP核和合作伙伴關(guān)系以及設(shè)計(jì)和培訓(xùn)服務(wù)的方案。

本文小結(jié)

在一個(gè)視頻監(jiān)控系統(tǒng)中，視頻信號(hào)是通過(guò)多臺(tái)攝像像機(jī)產(chǎn)生的。FPGA的作用就是接收來(lái)自視頻編碼器的ITU-RBT656格式數(shù)字視頻信號(hào)并將處理后的視頻數(shù)據(jù)送到監(jiān)視器上顯示和送至數(shù)字媒體處理器或DSP中進(jìn)行壓縮，并存儲(chǔ)至硬盤(pán)。

采用Xilinx的FPGA，客戶(hù)就能在其兼容標(biāo)準(zhǔn)的系統(tǒng)中實(shí)現(xiàn)與競(jìng)爭(zhēng)產(chǎn)品的差異性，同時(shí)仍能取得針對(duì)應(yīng)用的最佳平衡點(diǎn)。而有了Xilinx提供的視頻IP模塊組，客戶(hù)更能輕松構(gòu)建一個(gè)高度靈活和可調(diào)整的DVR系統(tǒng)，以便同時(shí)滿(mǎn)足低端和高端市場(chǎng)的需求。XilinxFPGA中提供的VLYNQ內(nèi)核能讓客戶(hù)輕松地將多臺(tái)攝像機(jī)發(fā)來(lái)的大量視頻數(shù)據(jù)流發(fā)送到TI的達(dá)芬奇處理器進(jìn)行處理。

AccelChip與XilinxSystemGenerator這兩種工具的集成則同時(shí)兼顧了算法開(kāi)發(fā)人員偏好的基于MATLAB的算法綜合開(kāi)發(fā)方式與系統(tǒng)構(gòu)建師和硬件設(shè)計(jì)師所偏好的圖形化設(shè)計(jì)流程，因此設(shè)計(jì)師們可以利用豐富的MATLAB語(yǔ)言和附帶的工具箱來(lái)創(chuàng)建復(fù)雜DSP算法的SystemGeneratorIP模塊。通過(guò)使用這些工具，設(shè)計(jì)小組就能用最高效的硬件建模方式進(jìn)行設(shè)計(jì)實(shí)現(xiàn)，并讓算法開(kāi)發(fā)人員在FPGA設(shè)計(jì)過(guò)程中就全面參與，從而更快實(shí)現(xiàn)更高品質(zhì)的設(shè)計(jì)。