基于FPGA的PCI硬件加解密卡設計

摘要：提出一種基于FPGA的PCI硬件加解密卡的設計方案，用硬件加解密取代了傳統(tǒng)的軟件加解密，將加解密模塊和PCI接口模塊集成在一個FPGA芯片內實現(xiàn)。分析了PCI加解密卡的軟硬件的結構和原理，詳細介紹了DESX加解密算法的原理、步驟和硬件實現(xiàn)、PCI接口模塊的IP核設計以及USB接口模塊的電路連接。系統(tǒng)硬件以FPGA為核心，使用QuartusII7．2軟件和VHDL語言設計，軟件由DriverStudio2．7和VisualC++6-．0設計。采用192位密鑰的DESX分組對稱加解密算法來取代64位DES算法，密文和密鑰在專用硬件中存儲，計算機內只有明文，有效防止黑客攻擊，保護數(shù)據(jù)安全。設計采用邏輯綜合式取代時鐘驅動級聯(lián)式來實現(xiàn)DESX算法，使加密一組數(shù)據(jù)的時間由16
個周期縮短為1個周期。
關鍵詞：DESX算法；硬件加解密；FPGA；PCI；USB

數(shù)據(jù)加解密分為軟件加解密和硬件加解密兩種。目前，采用軟件加解密的方法對數(shù)據(jù)進行加解密較為普遍，原因是軟件加解密方法實現(xiàn)起來較為簡單和經(jīng)濟，但其弱點是軟件加解密的明文、密文和密鑰都需要在計算機內存儲，容易被竊取、攻擊和破譯，難以應用到需要高級保密的商業(yè)機密和軍事機密中。硬件加解密可以較好解決軟件加解密的不足。硬件加解密的密文和密鑰可以在專用硬件中存儲，計算機內只有明文，而且硬件加解密基于硬件層處理，CPU不參與加解密的執(zhí)行過程，不會占用系統(tǒng)資源。因此使用硬件加解密方法，更為安全可靠，是保證數(shù)據(jù)安全的根本方法，適用于軍事機密和高級商業(yè)機密。
但同時硬件加解密實現(xiàn)起來較為困難，主要表現(xiàn)在其較高的生產成本、加解密的硬件實現(xiàn)、加解密速度的提高。以及在調試時不易做分級驗證等。另外，在本PCI加解密卡的接口模塊設計中用到了復雜的USB、PCI協(xié)議，增加了開發(fā)的難度。

1 設計思想
PCI硬件加解密卡是基于加解密器件和PCI總線技術的安全保密設備，為重要的計算機信息提供加密、解密、存儲和分發(fā)的功能，有效防止機密信息的截獲和破譯，可以應用在需要高級保密級別的商業(yè)和軍事領域。系統(tǒng)采用硬件加密方式對數(shù)據(jù)進行加密存儲和解密讀取。加解密過程在專用硬件中進行，加密強度較高。系統(tǒng)最大特點是密鑰和密文均不在計算機中存儲，而是存儲在專用硬件中，計算機中只存有明文，可有效防止竊取、攻擊和破譯。
加密操作時，PC機的明文數(shù)據(jù)通過PCI接口傳輸?shù)紽PGA內的加解密模塊進行硬件加密，加密后的密文通過USB接口送到密文載體中存儲和分發(fā)。解密操作時，數(shù)據(jù)的傳輸過程相反。加解密算法采用DESX分組對稱密鑰加密算法．密鑰為192位二進制數(shù)，與傳統(tǒng)的DES相比，更為安全、可靠。密鑰存儲在PCI卡上的非易失存儲器(EEPROM)中，當密鑰由于不再安全或者過期等原因需要更新時，通過執(zhí)行相應軟件來更新EEPROM上的密鑰信息，而不需要拆卸硬件。系統(tǒng)加密存儲和解密讀取的工作原理圖如圖l所示。

2 系統(tǒng)硬件結構和實現(xiàn)
2．1 硬件結構
加解密卡為PC機PCI卡形式，通過PCI插槽與PC機相連，密文載體與PCI卡的USB接口相連。其硬件主要由三部分組成：加解密模塊、PCI接口模塊和USB接口模塊。其中，加解密模塊和PCI接口模塊在FPGA內實現(xiàn)，F(xiàn)PGA型號是EP1C12Q240C8，設計軟件為QuartusⅡ7．2，采用自頂向下(Top-Down)的實現(xiàn)方式，編輯語言為VHDL。
2．2 加解密算法的硬件實現(xiàn)
硬件加解密是本系統(tǒng)的核心部分。DES算法在加解密和密鑰生成過程中全部使用邏輯運算和查表運算，F(xiàn)PGA在實現(xiàn)算法方面具有靈活性、物理安全性和比軟件更高的速度，而且可移植性好，便于升級，因此FPGA已成為硬件實現(xiàn)DES算法的最佳選擇。