新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計(jì)應(yīng)用 > 通孔的電感分析

通孔的電感分析

作者: 時(shí)間:2010-06-26 來源:網(wǎng)絡(luò) 收藏

對數(shù)字電路設(shè)計(jì)者來說,比電容更重要。每個(gè)都有寄生中聯(lián)。因?yàn)?a class="contentlabel" href="http://m.butianyuan.cn/news/listbylabel/label/通孔">通孔的實(shí)體結(jié)構(gòu)小,其特性非常像素集總電路元件。通孔串聯(lián)的主要影響是降低了電源旁路電容的有效性,這將使整個(gè)電源供電濾波效果變差。

本文引用地址:http://m.butianyuan.cn/article/191686.htm

旁路電容的目的是在高頻段把兩個(gè)電源平面短路在一起。在圖7.5中,如果假設(shè)一個(gè)集成電路在A點(diǎn)連接在電源和地平面之間,在B點(diǎn)有一個(gè)理想的表面貼裝旁路電容。則預(yù)期在芯片焊接點(diǎn)的VCS和地平面之間的高頻阻抗為零。然而,實(shí)際情況并非如此。將電容連接到VCC和地平面的每個(gè)連接通孔電感引入了一個(gè)小的但是可測量到的電感。這個(gè)電感的大小近似為:

其中,L=通孔電感,NH
H=通孔長度,IN
D=通孔直徑,IN

因?yàn)樯鲜桨ㄒ粋€(gè)對數(shù),所以通孔直徑的改變對電感影響很小,但通孔長度的改變可能引起大的變化。

通孔對于上升沿速度為1NS的信號的感抗。首先計(jì)算電感:

H=0.063(通孔長度,IN)
D=0.016(通孔直徑,IN)
T10~90%=1.00(上升沿速度,NS)

從芯片分路高頻電流,3.8歐的值還不夠低。同時(shí)要記住,旁路電容通常一端通過一個(gè)通孔連接到地平面,另一端也通過一個(gè)通孔連接到+5V平面,因此通孔電感的影響會(huì)增加一倍。旁路電容貼裝在板子最靠近電源和地平面的一邊,有利于減少其影響。最后,在電容和通孔之間的任何引線都會(huì)增加更多的電感。這些走線應(yīng)該總是盡量寬一些。

在電源和地之間使用多個(gè)旁路電容,可以得到非常低的阻抗。對于數(shù)字產(chǎn)品,作為一個(gè)粗略的準(zhǔn)則,假設(shè)電源和地平面是理想的導(dǎo)體,電感為零。我們只考慮旁路電容及其相關(guān)走線和通孔的電感。在一個(gè)特定的范圍內(nèi),所有的旁路電容將如同并聯(lián),降低了電源和地之間的阻抗。產(chǎn)生這個(gè)效果的有效半徑等于1/12,其中,1是上升沿的電長度。在1/6的直徑以內(nèi),所有電容共同作為一個(gè)集總電路。

1NS的上升沿在FR-4材料中的傳播長度大約為1=6IN。在這個(gè)例子中,電容的柵格間距大于1/12=0.5IN,將不會(huì)有任何好處。

對于電源的旁路電容,上升時(shí)間越短,旁路會(huì)變得越困難。當(dāng)上升時(shí)間縮短時(shí),有效半徑的值也變小。有效半徑內(nèi)電容的數(shù)量隨上升時(shí)間的平方而減少。

這是一個(gè)綜合問題。限隨著上升時(shí)間的降低,數(shù)字轉(zhuǎn)折頻率上升,使每個(gè)通孔的感抗增加。最后的結(jié)果是,對于工作在某一頻率的一個(gè)特定配置的旁路電容,當(dāng)我們把上升時(shí)間減半時(shí),其效果將減小8倍。依據(jù)該比例準(zhǔn)則,從一個(gè)工作頻率范圍得到的經(jīng)驗(yàn)可以很容易地轉(zhuǎn)換到一個(gè)新的工作頻率范圍。



關(guān)鍵詞: 通孔 電感 分析

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉