基于FPGA的圖像裁剪電路的設計與實現

摘要：本文提出了一種基于FPGA的圖像裁剪電路的設計方法，利用像素的抽取改變圖像的分辨率，從而達到圖像裁剪的效果。與傳統的方法相比，這種方法簡單易行，開發(fā)成本低，圖像的清晰度能滿足一定的要求。此方法數據處理速度快，尤其適用于動態(tài)圖像的處理。
關鍵詞：現場可編程門陣列：圖像裁剪；分辨率

0 概述
圖像處理電路是信息控制系統中必不可少的環(huán)節(jié)，廣泛應用于生產生活中，如住宅小區(qū)的安全監(jiān)控系統、生產線的質量監(jiān)控系統、電視機的機頂盒等，因此圖像的處理電路的開發(fā)受到了人們的重視。裁剪壓縮是圖像處理技術中一個重要的內容，傳統的方法往往采用DSP芯片或插值算法來實現圖像的裁剪壓縮功能，這種方法存在電路設計復雜、開發(fā)成本高的問題。本文提出了一種基于FPGA的設計方法，利用像素的抽取改變圖像的分辨率，從而達到圖像裁剪的效果。這種設計方法簡單易行，圖像的清晰度能滿足一定的要求。特別是由于不需要數學運算，所以此方法數據處理速度快，尤其適用于一般要求的動態(tài)圖像的處理。

1 電路設計方案
本設計是一個基于FPGA的數字圖像的裁剪電路，電路框圖如圖1所示。其中FPGA中包含了三個功能模塊電路的設計：

(1)SDRAM的控制模塊：預處理的圖像存在SDRAM存儲器中，通過SDRAM的控制模塊，將圖像信息讀出并進行相應的處理，提供給下一個電路模塊使用。
(2)圖像裁剪電路：包括像素的抽取和緩存電路，采用改變圖像分辨率的方法，將有效的像素提取出來提供給顯示電路，使圖像進行4：3或2：3等多比例變化，以達到不同的視覺效果。
(3)顯示控制電路：根據VGA顯示屏的特點，產生時序驅動信號控制圖像數據顯示。