基于CPLD和ISA總線的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

摘要：介紹一種基于復(fù)雜可編程邏輯器件(CPLD)的數(shù)據(jù)采集系統(tǒng)，并給出詳細(xì)的設(shè)計(jì)方案。計(jì)算機(jī)通過(guò)ISA總線實(shí)現(xiàn)與數(shù)據(jù)采集系統(tǒng)的指令和數(shù)據(jù)傳輸。通過(guò)VHDL編程實(shí)現(xiàn)CPLD對(duì)12位串行模數(shù)轉(zhuǎn)換器ADS7816的控制。最后，給出該系統(tǒng)設(shè)計(jì)的仿真波形和測(cè)試結(jié)果。
關(guān)鍵詞：CPLD；數(shù)據(jù)采集；ISA總線；VHDL

數(shù)據(jù)采集是工業(yè)測(cè)量和控制系統(tǒng)中的重要部分。它是測(cè)控現(xiàn)場(chǎng)的模擬信號(hào)源與上位機(jī)之間的接口，其任務(wù)是采集現(xiàn)場(chǎng)連續(xù)變化的被測(cè)信號(hào)。系統(tǒng)應(yīng)將所采集的模擬數(shù)據(jù)信號(hào)盡可能真實(shí)、不失真地顯示給控制人員。
隨著計(jì)算機(jī)技術(shù)和EDA技術(shù)的發(fā)展，由于復(fù)雜可編程邏輯器件(CPLD)具有高集成度、小體積、低成本、低功耗以及高穩(wěn)定性等諸多優(yōu)點(diǎn)而廣泛使用到諸如傳統(tǒng)工業(yè)控制等各個(gè)領(lǐng)域?；?a class="contentlabel" href="http://m.butianyuan.cn/news/listbylabel/label/ISA">ISA的接口電路，其布線要求遠(yuǎn)沒(méi)有PCI或USB接口板高。由于它能夠提供16位I／O操作，對(duì)I／O的直接讀寫可以完全不考慮復(fù)雜的驅(qū)動(dòng)程序和應(yīng)用程序，因而在ISA總線上開(kāi)發(fā)接口電路目前仍是首先考慮的方法。因此，這里提出一種基于CPLD和ISA總線的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)。

1 系統(tǒng)硬件設(shè)計(jì)
數(shù)據(jù)采集系統(tǒng)的硬件電路主要包括：CPLD邏輯控制電路、8254定時(shí)器電路、A／D轉(zhuǎn)換電路。該系統(tǒng)硬件設(shè)計(jì)框圖如圖1所示。

1．1 CPLD邏輯控制電路
該系統(tǒng)使用XC9572作為主控器件。XC9572是一款高性能可編程邏輯器件，內(nèi)含4個(gè)36 v 18功能模塊，具有l(wèi) 600個(gè)可用系統(tǒng)門。ISA總線上的地址、控制指令和數(shù)據(jù)被送進(jìn)CPLD，經(jīng)處理后送到相應(yīng)電路中。由A／D轉(zhuǎn)換電路得到的數(shù)據(jù)也返回到CPLD進(jìn)行處理，并經(jīng)ISA總線送至計(jì)算機(jī)中。
圖2為數(shù)據(jù)采集系統(tǒng)的邏輯控制電路，Ul是數(shù)據(jù)緩沖器74HC245，由lSA總線的讀／寫信號(hào)(IOR／IOW)和板卡選擇信號(hào)(BSEL)決定數(shù)據(jù)的流向。比較器74LS688和XFl組成板卡選擇信號(hào)發(fā)生電路。通過(guò)在XFl上的跳線可確定采集系統(tǒng)板的基地址。該系統(tǒng)基地址設(shè)置為280H。

ISA總線上的讀寫信號(hào)，經(jīng)緩沖器的數(shù)據(jù)信號(hào)(LADO～LAD7)，地址信號(hào)(A0～A3)均與XC29572相連，CPLD發(fā)送A／D轉(zhuǎn)換器的片選信號(hào)(ADCS)、A／D時(shí)鐘信號(hào)(ADCLK)以及通道選擇信號(hào)(CHA0～CHA2)。