基于FPGA的智能誤碼測試儀

１．３ 誤碼儀基本測試過程

ｍ序列發(fā)生模塊首先根據(jù)用戶的速率要求發(fā)送測試序列。該序列經(jīng)過被測信道傳輸后到達(dá)接收端，并送入位于ＦＰＧＡ內(nèi)的位同步模塊。位同步模塊恢復(fù)碼元時鐘成功后，會將這一時鐘送至其它模塊，并通知單片機(jī)位同步成功。其它模塊利用本地時鐘完成檢驗序列恢復(fù)、同步及比較，并由此得到誤碼信息：誤碼數(shù)和總碼數(shù)。該信息實時傳送給單片機(jī)后，單片機(jī)每隔１秒進(jìn)行一次誤碼率的計算，并將具體日期、時間和誤碼率大小顯示在ＬＣＤ上。如果誤碼率大于０則認(rèn)為發(fā)生了一次誤碼事件，單片機(jī)會將此事件發(fā)生的時間和誤碼率的大小記錄在儲存器內(nèi)，并通過ＲＳ２３２串口上傳至ＰＣ機(jī)。

２ 核心部分設(shè)計

ＦＰＧＡ中的位同步模塊和序列同步模塊是實現(xiàn)誤碼儀的關(guān)鍵。這兩個模塊設(shè)計得好壞直接影響著誤碼儀的整體性能。同時，誤碼儀智能能力的實現(xiàn)也離不開單片機(jī)的有效工作。

２．１ 位同步模塊

實際應(yīng)用中，由于不同的被測信道采用不同的技術(shù)，因此其傳輸方式、傳輸速率、復(fù)雜程度都各不相同。這就要求誤碼儀中的位同步模塊具有較強(qiáng)的適應(yīng)能力。一般常見的同步方法如插入導(dǎo)頻法、濾波法等都無法滿足信道多變的要求５。為此，根據(jù)數(shù)字鎖相環(huán)的基本原理并結(jié)合ＦＰＧＡ的結(jié)構(gòu)特點，研究了一種自適應(yīng)的智能鎖相算法，該算法可使誤碼儀在較寬的速率范圍內(nèi)對信號時鐘進(jìn)行智能提取和跟蹤，具有較高的實用價值。

圖２是該位同步模塊的結(jié)構(gòu)框圖。為了使接收端能快速、準(zhǔn)確地提取碼元時鐘，發(fā)送端在發(fā)送ｍ序列前應(yīng)先發(fā)送一定數(shù)量的０１０１序列（見圖３中的Ｓ１），其中“０”和“１”的寬度與單個碼元寬度相同。在接收端預(yù)先不知道信號單個碼元寬度（即碼元時鐘）的情況下，位同步模塊首先進(jìn)行碼元寬度檢測。這一工作主要由碼元寬度計數(shù)器完成。該計數(shù)器在高速全局時鐘驅(qū)動下分別對信號中的“０”、“１”電平進(jìn)行寬度計數(shù)。

由于發(fā)送的是０１０１序列，因此碼元寬度計數(shù)器的計數(shù)值Ｎ將保持在一定閾值范圍內(nèi)，這一Ｎ值表示了發(fā)來信號碼元寬度相當(dāng)于Ｎ個全局時鐘寬度。由此，位同步模塊便獲得了發(fā)來信號的單個碼元寬度信息。之后，位同步模塊在傳輸信號的上升沿或下降沿啟動本地Ｎ計數(shù)器，產(chǎn)生與發(fā)端信號同頻的本地時鐘Ｓ２。Ｓ２經(jīng)過一個定值延時器延時Ｎｘ個全局時鐘寬度后，得到信號Ｓ３。Ｓ３與Ｓ１在鑒相器中進(jìn)行異或門鑒相，其結(jié)果為Ｓ４。由圖３可見，若Ｓ４中高電平寬度等于Ｎｘ個全局時鐘寬度，則本地時鐘Ｓ２與發(fā)端時鐘Ｓ１同相。若Ｓ４中高電平寬度大于Ｎｘ，則本地時鐘滯后，反之則超前。由此得到了本地時鐘超前或滯后的信息?？刂破鞲鶕?jù)這一信息對本地Ｎ計數(shù)器進(jìn)行加、扣脈沖操作，使得本地時鐘與發(fā)端時鐘保持同相。

圖4 序列同步模塊框圖

在ｍ序列中，連０、連１的情況很多，為了防止鑒相器在此期間誤操作，設(shè)計了判別及控制電路，在信號出現(xiàn)連０或連１時使鑒相器不操作，讓本地Ｎ計數(shù)器始終以Ｎ為計數(shù)值計數(shù)。采用這種同步方法后，不僅誤碼儀同步適應(yīng)范圍加寬，而且本地恢復(fù)時鐘的精度也僅與全局時鐘有關(guān)，而與發(fā)端信號速率無關(guān)。實際測試證實，在信號存在５０個連０時，位同步模塊仍能正常工作。

２．２ 序列同步模塊

前面已經(jīng)提到，ｍ序列是周期序列，測試序列和檢驗序列的比較應(yīng)以周期內(nèi)的同一位置作為起點。因此，在序列比較前應(yīng)首先進(jìn)行序列同步。常見的序列同步方法有：滑動相關(guān)捕捉法、序列相關(guān)捕捉法、ＳＡＷ器件捕捉法等６。這些方法都是利用序列的相關(guān)特性進(jìn)行同步的，存在著結(jié)構(gòu)復(fù)雜、同步時間較長等缺陷，不適合用ＦＰＧＡ實現(xiàn)。為了使誤碼儀能在不知道發(fā)送端序列發(fā)生器初始狀態(tài)的情況下進(jìn)行快速盲同步，在實際設(shè)計中采用了開關(guān)門ｍ序列同步算法７。其原理框圖如圖４所示。

在初始狀態(tài)下，開關(guān)Ｋ置于Ｂ位置，發(fā)端送來的測試序列在完成位同步后移位送入寄存器ａｎ－１…ａ０。存滿后，開關(guān)Ｋ置于Ａ位置。寄存器ａｎ－１…ａ０和模二加法器在本地時鐘的驅(qū)動下產(chǎn)生出檢驗序列。由于ｍ序列的下一存儲器狀態(tài)組合僅取決于當(dāng)前的狀態(tài)組合，因此，如果最初的９個接收碼元是正確的，則隨后產(chǎn)生的所有碼元都是與測試序列相同和同步的。之后，測試序列與檢驗序列需要進(jìn)行一次相關(guān)比較，如在若干個（如５個）碼元周期內(nèi)其相關(guān)值超過閾值，則可認(rèn)為兩序列同步，否則需要重新進(jìn)行同步操作。

采用這一方法后，序列同步時間大大縮短，有利于進(jìn)行快速測試。