新聞中心

EEPW首頁 > EDA/PCB > 設計應用 > 基于ASIC+FPGA的IPv6路由器PoS接口設計

基于ASIC+FPGA的IPv6路由器PoS接口設計

作者: 時間:2009-12-14 來源:網(wǎng)絡 收藏

  IP over SDH()技術是通過SDH提供的高速傳輸通道直接傳送IP分組,它位于數(shù)據(jù)傳輸骨干網(wǎng),使用點到點協(xié)議PPP將IP數(shù)據(jù)包映射到SDH幀上,按各次群相應的線速率進行連續(xù)傳輸,其網(wǎng)絡主要由大容量的高端路由器經(jīng)由高速光纖傳輸通道連接而成。這種技術實際上是對傳統(tǒng)IP網(wǎng)絡概念的延續(xù),完全兼容傳統(tǒng)的IP協(xié)議體系,只是在物理通道上借助SDH提供的點到點物理連接,從而使速率提高到Gbit/s量級,因此技術現(xiàn)在和今后都將是非常重要的IP網(wǎng)絡傳輸手段。

本文引用地址:http://m.butianyuan.cn/article/191851.htm

  155Mbit/s 接口是路由器所提供的一種重要的PoS接口,本文介紹基于PMC公司PM5380型8×155Mbit/s和Xilinx公司VIRTEX-II PRO型300萬門的大規(guī)??删幊唐骷木W(wǎng)絡接口硬件設計與實現(xiàn)方案,也給出其中關鍵的設計。該設計在國家數(shù)字交換系統(tǒng)工程技術研究中心研制的路由器(國家863重大項目)中已經(jīng)獲得實現(xiàn),性能良好。

1 155Mbit/s PoS接口工作原理

  1.1 路由器體系結構

  IPv6路由器主要包含如下子系統(tǒng):線路接口子系統(tǒng)、多功能轉發(fā)子系統(tǒng)(“多功能”主要是指該轉發(fā)系統(tǒng)支持多種協(xié)議類型:IPv4、IPv6、MPLS)、高速交換子系統(tǒng)和主控(完成各個子系統(tǒng)的管理,集中處理本路由器收到的路由信息,計算并更新路由表)以及OAM(操作維護臺)。圖1是IPv6路由器的體系結構。


  不同類型的網(wǎng)絡分別通過相應類型的線路接口接入路由器,數(shù)據(jù)從線路接口進入路由器后再進行轉發(fā)和交換,在此過程獲取指明下一路網(wǎng)絡的路的信息,最終從相應的接口以輸出網(wǎng)絡要求的格式輸出。PoS線路接口就是是線路接口子系統(tǒng)的一種。

  1.2 155Mbit/s PoS接口的工作原理

  155Mbit/s PoS線路接口板的設計目標是為IPv6路由器提供8個155Mbit/s PoS接口,并支持IPv4、IPv6和MPLS包。在接收方向上將封裝在SDH幀中的IP包提取出來送到協(xié)議處理單元或轉發(fā)模塊處理;在發(fā)送方向上將IP包封裝在SDH幀中,然后送到SDH傳送網(wǎng)上。

  155Mbit/s PoS線路接口板的主要功能就是實現(xiàn)IP數(shù)據(jù)包和SDH幀的映射和去映射,具體功能可從接收和發(fā)送二個方向詳細描述。

  在接收方向(到達路由器)的主要功能有:

  ?接收外部線路光信號,進行光/電轉換,以串行數(shù)據(jù)輸出;

  ?對串行數(shù)據(jù)進行串并轉換,得到SDH幀;

  ?對SDH幀進行去開銷和拆幀處理,輸出SDH網(wǎng)管信息并提取出HDLC幀;

  ?從HDLC幀中提取出PPP分組;

  ?檢測PPP分組類型,區(qū)分PPP協(xié)議分組和PPP數(shù)據(jù)分組;

  ?對于PPP協(xié)議分組,送到線路接口處理機去處理;

  ?對于PPP數(shù)據(jù)分組,提取出其中的IP包或MPLS包,按照要求格式轉換后送到緩存(FIFO)中。 發(fā)送方向(離開路由器)的主要功能有:

  ?接收輸出處理模塊的IP分組,去除內(nèi)部IP包頭,形成PPP分組,并將它輸出到相應的線路接口上;

  ?接收本地生成的PPP協(xié)議分組;

  ?將PPP協(xié)議分組與該線路接口上的PPP數(shù)據(jù)分組進行合路;對每一路PPP分組進行HDLC成幀和SDH成幀處理;

  ?對SDH幀數(shù)據(jù)進行并串行轉換;

  ?將串行數(shù)據(jù)進行電光轉換后發(fā)送出去。

2 系統(tǒng)設計

  根據(jù)155Mbit/s PoS線路接口板要實現(xiàn)的主要功能和PoS的工作原理,可以將155M PoS線路接口分為8個模塊:光電轉換模塊、定時處理模塊、串并轉換模塊、SDH和HDLC處理模塊、PPP處理模塊、處理機模塊、輸入緩存模塊和輸出緩存模塊,其邏輯結構框圖如圖2所示。

其中,光電轉換模塊主要實現(xiàn)光信號和電信號之間的轉換。定時處理模塊負責從接收的串行數(shù)據(jù)中提取時鐘信號。串并轉換模塊實現(xiàn)串行數(shù)據(jù)和并行數(shù)據(jù)之間的轉換。在接收方向上,在對信號進行串并轉換之前,對于串行的輸入數(shù)據(jù)需要進行幀和字節(jié)邊界的檢測。SDH和HDLC處理模塊是155M PoS線路接口的關鍵模塊,完成STM-1的映身教 處理及HDLC幀格式的封裝和拆裝。PPP處理模塊主要完成對PPP分組的硬件處理。處理機模塊負責單板的初始化、狀態(tài)監(jiān)測和控制、處理PPP協(xié)議分組以及與主控通信等任務。輸入緩存用來存放線路接口發(fā)送轉發(fā)處理的數(shù)據(jù)包,輸出緩存用來存放調(diào)度輸出后送給線路接口的數(shù)據(jù)包。


上一頁 1 2 下一頁

關鍵詞: ASIC FPGA IPv6 PoS

評論


相關推薦

技術專區(qū)

關閉