新聞中心

EEPW首頁 > EDA/PCB > 設(shè)計應用 > 一種使用CPLDB件產(chǎn)生 巴克碼的實現(xiàn)方法

一種使用CPLDB件產(chǎn)生 巴克碼的實現(xiàn)方法

作者: 時間:2009-12-11 來源:網(wǎng)絡 收藏
3.2 硬件描述語言
首先,應啟動MAX+plusⅡ主界面。用戶通??捎靡韵聨追N方式描述自己的設(shè)計思想:原理圖輸入、硬件描述語言輸入(AHDL、VHDL)、波形設(shè)計輸入、層次設(shè)計輸入和底層設(shè)計輸入。本例采用VHDL程序設(shè)計。其巴克碼發(fā)生器的VHDL語言如下:

本文引用地址:http://m.butianyuan.cn/article/191854.htm


與此類似,也可寫出巴克碼譯碼器的程序。


4 編程與下載

當整個設(shè)計完成后,MAX+PLUSⅡ?qū)⑸梢粋€燒考文件(barkll.pof)。用戶可以根據(jù)自己的設(shè)計需要對芯片進行編程,并將其構(gòu)造成自己的專用芯片。對于MAX7000系列芯片,通??捎孟螺d電纜從計算機串口將編程或配置數(shù)據(jù)傳送到CPLD芯片。本例采用JTAG實現(xiàn)單器件的在系統(tǒng)編程,將Bit2Blaster電纜的一端與PC機的RS232串口相連,另一端10芯插頭與用戶試驗板上左側(cè)的10針插座相連,并給試驗板加上5伏電源。然后點擊快捷鈕,并打開MAX+plusII編程窗口,選擇菜單命令Op―tions/Hard2Ware Setup,在出現(xiàn)設(shè)置編程硬件對話框后,在下拉菜單中選擇BitBlaster,接著指定配置時使用的串口(COMl),再選擇OK,最后,點擊Program即可開始編程下載。

5 結(jié)束語
CPLD與中小規(guī)模的標準器件相比,其工作速度快,集成度高,功耗低,適應性強。因此,CPLD技術(shù)已經(jīng)越來越受到電子設(shè)計人員的歡迎,并已成為設(shè)計和實現(xiàn)數(shù)字系統(tǒng)的主要方式,在電子系統(tǒng)設(shè)計中占據(jù)著越來越重要的地位。


上一頁 1 2 下一頁

關(guān)鍵詞: CPLDB 實現(xiàn)方法

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉