基于SST串行閃存小體積的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

0 引 言
在現(xiàn)代電子測(cè)量、儀器儀表、生物醫(yī)學(xué)等領(lǐng)域中，經(jīng)常涉及到現(xiàn)場(chǎng)采集模擬信號(hào)的工作，在某種情況下由于空間的限制，要求采集電路的體積要非常小。傳統(tǒng)的數(shù)據(jù)采集電路大多采用并行的閃存，體積比較大，不能滿足要求，而串行閃存由于其引腳數(shù)量少、封裝小，并且容量容易擴(kuò)展，可以滿足數(shù)據(jù)存儲(chǔ)要求。所以，研究串行閃存在存儲(chǔ)系統(tǒng)中的應(yīng)用很有意義。

1 存儲(chǔ)器的原理
本系統(tǒng)所使用的存儲(chǔ)介質(zhì)SST25VF03-2B，其容量為4M×8 b，共8個(gè)管腳，分別為片選使能(CS)、串行時(shí)鐘(CLK)、串行數(shù)據(jù)輸入(SI)、串行數(shù)據(jù)輸出(SO)、寫(xiě)保護(hù)(WP)、允許器件停止工作(HOLD)、電源(VCC)、地(GND)。該芯片有2種數(shù)據(jù)寫(xiě)入的模式；字節(jié)編程模式(Byte-Program)和字編程模式(AAI-Word-Program)，在AAI模式下只需在第一次發(fā)送ADH命令時(shí)發(fā)送首地址，在存儲(chǔ)下一組數(shù)據(jù)時(shí)只需發(fā)送ADH命令，不必發(fā)送地址，地址回以2個(gè)字節(jié)的增量自動(dòng)增加，當(dāng)閃存存滿數(shù)據(jù)，即地址增加到最大值后，會(huì)自動(dòng)跳出AAI模式，停止編程。
閃存的讀數(shù)時(shí)序，計(jì)算機(jī)只需發(fā)送片選閃存、發(fā)送時(shí)鐘、03H命令、讀數(shù)的首地址，數(shù)據(jù)就會(huì)從閃存讀到SO口上，然后再讀入計(jì)算機(jī)，存入硬盤，讀數(shù)的長(zhǎng)度由計(jì)算機(jī)控制，在讀完4M×8 b數(shù)據(jù)后，置位CE，則停止讀數(shù)，否則繼續(xù)返回首地址重新讀數(shù)。
閃存的擦除分為2種模式：一種是塊擦除，另一種為片擦除，由于本系統(tǒng)是每次在閃存存滿數(shù)據(jù)后才開(kāi)始讀數(shù)、擦除的，所以采用片擦除模式。

2 總體的設(shè)計(jì)
電路把外界輸入的模擬信號(hào)經(jīng)過(guò)模擬調(diào)理電路轉(zhuǎn)換成適合A／D轉(zhuǎn)換器的輸入信號(hào)。A／D轉(zhuǎn)換器將輸入的模擬信號(hào)轉(zhuǎn)換成離散的數(shù)字信號(hào)。CPLD控制觸發(fā)模式，A／D和閃存，使A／D轉(zhuǎn)化的數(shù)據(jù)存入閃存，閃存存滿后，CPLD控制電路是電路處于低功耗的狀態(tài)，然后通過(guò)計(jì)算機(jī)讀取閃存的數(shù)據(jù)和擦除閃存。具體的框圖如圖1所示。