基于DSP內(nèi)嵌PCI總線的衛(wèi)星信號仿真器設計

0 引 言
衛(wèi)星信號仿真器在衛(wèi)星導航的研究開發(fā)中占有重要地位，特別是多模接收機和高動態(tài)接收機的研發(fā)。多模衛(wèi)星仿真器中涉及到大量的數(shù)據(jù)傳輸，為了保證PC機和DSP之間數(shù)據(jù)傳輸?shù)膶崟r性和準確性，選擇基于PCI總線接口進行數(shù)據(jù)傳輸。常用的PCI開發(fā)是采用專門的PCI接口芯片，但這樣系統(tǒng)就會多一塊芯片，性價比低，而TI公司TMS320C6416系列的DSP擁有內(nèi)置PCI接口，使得硬件開發(fā)難度降低和主機對DSP資源訪問更加透明。提出一種基于TMS320C6416系列DSP的PCI總線衛(wèi)星信號發(fā)生器的硬件平臺以及相應的PCI接口電路設計。

1 系統(tǒng)結構與實現(xiàn)方案
1．1 系統(tǒng)總體結圖
圖1是仿真器的總體結構框圖，其核心器件包括DSP6416，SDRRAM，F(xiàn)LASH，F(xiàn)PGA，D／A，時鐘以及PC機。其中，D／A完成數(shù)字信號到模擬信號的轉換；SDRAM作為外設存儲器存儲由PC機傳來的數(shù)據(jù)；FLASH用于在系統(tǒng)掉電后保存DSP的運行程序；FP-GA作為仿真器的另一核心部件，主要完成與DSP的通信、信號的合成和D／A的控制；PC機主要完成仿真器的數(shù)字信號處理與計算好的數(shù)據(jù)在PCI接口和DSP間的傳遞。DSP作為主機和FPGA之間的通信橋梁，主要完成兩方面的工作：一是定時接收PC機計算的各種控制字和電文，按照時序要求，將各通道的控制字發(fā)送給FPGA；二是由于PC機計算是雙精度浮點型的，而FPGA中只能以整型數(shù)據(jù)計算，這樣必然會造成兩者相位累加值的差異，隨著時間的流逝，誤差會越來越大，必須加以校正；但如果要將FPGA累加的數(shù)據(jù)再返回到PC機進行比較校正，在實時性上得不到保證，因此需要在DSP中實現(xiàn)對頻率字的校正。

在設計中，將SDRAM作為DSP的片外存儲器，配置在EMIFA的CE0空間內(nèi)，F(xiàn)PGA與DSP通過EMI-FA接口交互數(shù)據(jù)，它配置在EMIFA的CE1和CE2空間內(nèi)。EMIFB的CE1配置成異步8位通信方式與FLASH通信。
1．2 DSP與PCI接口電路連接設計
由于DSP TMS320C6416內(nèi)部集成PCI接口，所以不需要橋接芯片，只需要設計與PCI母板之間的接口，不需要設計PCI與DSP本身之間的接口。由于仿真器是一個多電源系統(tǒng)，可以提供5 V，3．3 V，12 V的電源，所以對連接器采用多電源供電。此外，由于DSP是3．3 V系統(tǒng)，雖然它的PCI口能承受5 V電壓，但考慮到系統(tǒng)的穩(wěn)定性，在DSP的PCI口和連接器之間加3個電壓轉換芯片IDTQS32X2245，將5 V電壓轉換成3．3 V電壓。由于DSP是集成的PCI接口，其電路設計較簡單，將DSP PCI接口的地址和數(shù)據(jù)總線直接連到IDTQS32X2245芯片的B管腳部分，將銅手指上的地址和數(shù)據(jù)總線連接到IDTQS32X2245芯片的A管腳部分，仲裁信號REQ，GNT、錯誤報告信號PERR，SERR、字節(jié)使能信號C／BE[3：O]、接口控制信號FRAM，IRDY，STOP， IDSEL，DEVESEL也都按相同的方法連接在相應的位置上。限于篇幅，這里僅給出DSP PCI接口部分與連接器的連接示意圖，如圖2所示。