基于CPLD的全幀型CCD圖像傳感器驅(qū)動系統(tǒng)設(shè)計(jì)

首先由CLK時(shí)鐘產(chǎn)生模6計(jì)數(shù)器sell、模4764計(jì)數(shù)器sel2和模6計(jì)數(shù)器sel3。由于sell和sel2相互作用，當(dāng)滿足ENA=1且sel2≥683(由圖3可得出)時(shí)，則相應(yīng)可產(chǎn)生C1，C2，c3信號值，否則全部賦為0。而A1，A2，A3，A4則是在SEL2和SEL3的共同作用下，將主時(shí)鐘信號進(jìn)行分頻后作為時(shí)鐘，在滿足圖6中所羅列的條件后，根據(jù)SEL2值的變化即可給出A1～A4的值。
采用這種模塊化的設(shè)計(jì)，其光積分時(shí)間、行轉(zhuǎn)移頻率和像轉(zhuǎn)移頻率、行轉(zhuǎn)移數(shù)和每行像素轉(zhuǎn)移數(shù)均可調(diào)整，程序的移植性較好，可適用于不同的需要，而且也方便調(diào)試。

3 實(shí)驗(yàn)結(jié)果分析
對程序進(jìn)行系統(tǒng)仿真后的時(shí)序圖如圖7所示?？煽闯鲈摃r(shí)序符合CCD芯片的datasheet要求。將編譯好的程序下載到CPLD中，通過示波器可以得到所需的驅(qū)動信號，如圖8所示。

在實(shí)驗(yàn)中發(fā)現(xiàn)，雖然軟件仿真中各個(gè)驅(qū)動信號能夠嚴(yán)格符合CcD4052M要求的時(shí)序關(guān)系，但是實(shí)際輸出到CCD信號的驅(qū)動信號卻仍然有不同程度的延時(shí)。這主要是由兩方面的原因引起的。首先，由于在設(shè)計(jì)初期采用的是集成開發(fā)環(huán)境下行為級的仿真功能，仿真過程不包括延時(shí)信息，只為驗(yàn)證代碼行為的正確性，可以做到與器件無關(guān)，所以CPLD的輸出會與仿真結(jié)果有所差異；其次，CCD驅(qū)動信號由CPLD產(chǎn)生后，需要經(jīng)過后續(xù)的模擬驅(qū)動電路，由于電子器件本身的特性和差異，造成了抵達(dá)CCD管腳的驅(qū)動信號具有不同的延時(shí)。其中，第一種誤差可以通過進(jìn)行集成開發(fā)環(huán)境下的時(shí)序級仿真解決。這種仿真為設(shè)計(jì)的每一個(gè)底層器件加入了延時(shí)信息，可以模擬到比較接近實(shí)際電路的行為。第二種誤差因電子器件本身造成的，存在個(gè)體性差異，無法進(jìn)行精確的計(jì)算。解決方法是在電路設(shè)計(jì)中加入延時(shí)芯片，通過實(shí)際測量，設(shè)定不同延時(shí)芯片的延時(shí)，校正各個(gè)驅(qū)動信號間的誤差。

4 結(jié) 語
該CCD驅(qū)動系統(tǒng)采用CPLD芯片進(jìn)行設(shè)計(jì)，具有性能好，功耗低，體積小的特點(diǎn)。該驅(qū)動電路的研制結(jié)果表明，采用CPLD專用集成芯片進(jìn)行系統(tǒng)設(shè)計(jì)有它自身的優(yōu)點(diǎn)，可以簡化設(shè)計(jì)，并且調(diào)試簡單，可擴(kuò)展性也比較強(qiáng)。