FPGA深層解析

概覽

　　高端設(shè)計(jì)工具為少有甚是沒有硬件設(shè)計(jì)技術(shù)的工程師和科學(xué)家提供現(xiàn)場(chǎng)可編程門陣列(FPGA)。無(wú)論你使用圖形化設(shè)計(jì)程序，ANSI C語(yǔ)言還是VHDL語(yǔ)言，如此復(fù)雜的合成工藝會(huì)不禁讓人去想FPGA真實(shí)的運(yùn)作情況。在這個(gè)芯片中的程序在這些可設(shè)置硅片間到底是如何工作的。本書會(huì)使非數(shù)字化設(shè)計(jì)人員明白FPGA（現(xiàn)場(chǎng)可編程門陣列）的基礎(chǔ)知識(shí)及其工作原理。此信息在使用高端設(shè)計(jì)工具時(shí)同樣十分有用，希望可以為理解這一特別技術(shù)提供一些線索。

FPGA-現(xiàn)場(chǎng)可編程門陣列

　　每一塊FPGA芯片都是由有限多個(gè)帶有可編程連接的預(yù)定義源組成來(lái)實(shí)現(xiàn)一種可重構(gòu)數(shù)字電路。

圖1.FPGA不同構(gòu)成

　　FPGA芯片說(shuō)明書中，包含了可編程邏輯模塊的數(shù)量、固定功能邏輯模塊（如乘法器）的數(shù)目及存儲(chǔ)器資源（如嵌入式RAM）的大小。FPGA芯片中還有很多其它的部分，但是以上指標(biāo)通常是為特定應(yīng)用選擇和比較FPGA時(shí)，最重要的參考指標(biāo)。

　　在最底層，可配置邏輯模塊（如片或邏輯單元）有著兩種最基本的部件：觸發(fā)器和查找表（LUT）。這很重要，因?yàn)楦鞣NFPGA家族之所以各不相同，就是因?yàn)橛|發(fā)器和查找表組合的方式不同。例如，Virtex-II 系列的FPGA ，它的片具有兩個(gè)查找表和兩個(gè)觸發(fā)器，而Virtex-5 FPGA的片具有4個(gè)查找表和4個(gè)觸發(fā)器。查找表本身的結(jié)構(gòu)也可能各不相同（4輸入或6輸入）。關(guān)于查找表工作原理的更多信息將在后面的章節(jié)中給出。

　　表1中列出了在NI LabVIEW FPGA硬件目標(biāo)中使用的FPGA的指標(biāo)。邏輯門的數(shù)量是一種將FPGA芯片與ASIC技術(shù)進(jìn)行比較的傳統(tǒng)方法，但是它并不能真實(shí)地表述FPGA內(nèi)部的獨(dú)立單元的數(shù)量。這就是Xilinx公司沒有在新型Virtex-5系列中指定邏輯門數(shù)量的原因之一。

表1.不同系列FPGA源規(guī)格

　　為了更好地理解這些規(guī)格的意義，將編碼考慮為合成的數(shù)字電路模式。對(duì)任何一段合成代碼，或圖形化或文本形式，都有相應(yīng)的電路圖反映邏輯組件該如何連線。通過一段簡(jiǎn)單布爾邏輯電路了解下相應(yīng)的示意圖。圖2表示的是傳遞5個(gè)布爾信號(hào)并且可圖形化計(jì)算所得的二進(jìn)制值的功能組。

圖2.載入5個(gè)信號(hào)的簡(jiǎn)單布爾邏輯

　　在通常情況下（LabVIEW SCTL―單周期定時(shí)環(huán)路外），圖2所示相應(yīng)電路圖同圖3所示相近。

圖3.為圖2中布爾邏輯的相應(yīng)電路圖

　　雖然很難明白，但是實(shí)際上這里創(chuàng)建了兩個(gè)并行分支的電路。最上面的5條黑線被反饋到第一個(gè)分支，它在每個(gè)布爾操作間添加了觸發(fā)器。最下面的5條黑線構(gòu)成了第二個(gè)邏輯鏈。其中一支路在每步操作之間增加了同步寄存器，另一條邏輯鏈?zhǔn)谴_保執(zhí)行數(shù)據(jù)流的。本電路圖正常工作時(shí)總共需要12個(gè)觸發(fā)器和12個(gè)查找表。上端分支和每個(gè)元件將在以后章節(jié)分析。

觸發(fā)器

圖4.觸發(fā)器符號(hào)