基于SOPC的頻譜分析儀設(shè)計與研制

3．1．6 平方和加法模塊設(shè)計
設(shè)計中處理的是16位數(shù)據(jù)，F(xiàn)FT變換后，要對結(jié)果進行求模運算，從而便于將數(shù)據(jù)在VGA上顯示，設(shè)計了硬件乘法器和硬件加法器來節(jié)省大量運算所占用的時間，從而提高速度。其設(shè)計如圖6所示。

3．2 系統(tǒng)軟件部分的設(shè)計
系統(tǒng)軟件流程圖如圖7所示。

(1)系統(tǒng)初始化系統(tǒng)主要指由主控Nios軟核通過12C總線對系統(tǒng)各部分進行初始化，包括A/D、按鍵等的初始化。
(2)數(shù)據(jù)采集 主要指Nios軟核從音頻輸出接口ADC―DAT讀取數(shù)據(jù)并作必要的處理。
(3)FFT IP核變換將采集來的數(shù)據(jù)通過FFT處理后再送入軟核中。
(4)NIOS核處理NIOS核將變換后的數(shù)據(jù)作以處理，以便于送顯示器顯示。
(5)圖像顯示NIOS核將處理后的最終數(shù)據(jù)經(jīng)VGA送顯示器顯示。

4 設(shè)計特點
4．1 FFT運算全硬件實現(xiàn)，加快了數(shù)字信號處理的速度
設(shè)計中實現(xiàn)。FFF運算，涉及了大量的浮點乘法運算，軟件難以實現(xiàn)其快速性和實時性，采用FFT IP Core及硬件乘法器來實現(xiàn)FFT的方法．浮點運算時．直接用FFT IP Core及乘法器實現(xiàn)。因而大大加快了運算的速度。
4．2 定制Avalon總線接口IP、LCD及FFT控制器
在SOPC Builder中提供了方便的向?qū)В畮椭O(shè)計基于Avalon總線接口的IP Core。根據(jù)需要添加了LCD及FFT控制器來完成設(shè)計，這正是開放總線接口帶來的好處及優(yōu)勢。
4．3 實現(xiàn)片上設(shè)計．實現(xiàn)高集成度和可靠度
在FPGA內(nèi)部實現(xiàn)整個控制和信號處理的功能，這是傳統(tǒng)設(shè)計方案無法做到的。NIOS作為一款32位高性能處理器可以在FPGA內(nèi)部進行配置，成功實現(xiàn)了可編程片上設(shè)計，同時實現(xiàn)高集成度和可靠度。

5 結(jié)語
在分析和掌握NIOS核處理器和頻譜分析儀基礎(chǔ)上。完成儀器硬件和軟件部分的設(shè)計。其中FFT運算幾乎全硬件實現(xiàn)，大大加快了數(shù)字信號處理的速度；根據(jù)需要添加了LCD及FFT控制器來完成設(shè)計；實現(xiàn)了片上設(shè)計，實現(xiàn)了高集成度和可靠度。