基于FPGA的高速圖像采集系統(tǒng)設(shè)計(jì)

本方案采用從FIFO方式，由FPGA提供讀寫時(shí)鐘，EZ―USB的CPU不參與數(shù)據(jù)傳輸。其中端點(diǎn)FIFO相當(dāng)于FPGA的外部RAM，數(shù)據(jù)的讀寫分別由讀寫控制器完成。如果數(shù)據(jù)從EZ_USB讀入到FPGA中，首先要檢測(cè)CON控制線的狀態(tài)，若有數(shù)據(jù)要讀，分配FIFOADR=00，使FIFO指針指向輸出端點(diǎn)，使能SLOE使之?dāng)?shù)據(jù)輸出，然后采樣數(shù)據(jù)線上的數(shù)據(jù)，讀得的數(shù)據(jù)送入命令解析模塊解析；如果是數(shù)據(jù)從FPGA寫入到EZ_USB中，則設(shè)置FIFOADR使之指向輸入端點(diǎn)，拉低SLWR，將內(nèi)部數(shù)據(jù)總線接到外部數(shù)據(jù)總線上，這樣就完成了一次數(shù)據(jù)的寫入。
除上述設(shè)計(jì)外還需要對(duì)EZ_USB模塊本身進(jìn)行設(shè)置，這部分屬于固件開(kāi)發(fā)部分。Cypress公司為固件開(kāi)發(fā)提供了一個(gè)固件庫(kù)和固件框架，都是在集成開(kāi)發(fā)環(huán)境下開(kāi)發(fā)的，固件庫(kù)提供了一些常量、數(shù)據(jù)結(jié)構(gòu)和函數(shù)來(lái)簡(jiǎn)化用戶對(duì)芯片的使用。將代碼在Keil C51環(huán)境中進(jìn)行編譯；編譯通過(guò)后，將固件代碼下載到單片機(jī)中。這部分主要完成相關(guān)寄存器的設(shè)置和波形文件的編寫。

結(jié) 語(yǔ)
通過(guò)以上設(shè)計(jì)很好地解決了高速數(shù)據(jù)在采樣、傳輸過(guò)程中的瓶頸，并以很短的時(shí)延真正實(shí)現(xiàn)了高速圖像數(shù)據(jù)的采集。由于其低成本、易安裝的特性，擁有廣闊的市場(chǎng)前景，可以應(yīng)用于電話會(huì)議、遠(yuǎn)程醫(yī)療和遠(yuǎn)程教學(xué)等需要高清圖像傳輸?shù)念I(lǐng)域。本設(shè)計(jì)的創(chuàng)新點(diǎn)在于，它適應(yīng)了不同的圖像數(shù)據(jù)的應(yīng)用需求，實(shí)現(xiàn)了多種速率的讀寫模式，可以是實(shí)時(shí)的突發(fā)長(zhǎng)度讀寫和高速的全頁(yè)讀寫。