基于SOPC的簡易誤碼率測試儀設(shè)計技術(shù)
加入技術(shù)交流群
3．4 用SignalTap嵌入式邏輯分析儀驗證設(shè)計
SignalTap允許設(shè)計者在FPGA運行期間同時監(jiān)視內(nèi)部信號。通過下載電纜或傳統(tǒng)的分析設(shè)備連接到用戶PC機上，便可以在用戶的PC機上觀察到這些信號的波形。使用SignalTap類似于使用邏輯分析儀，用戶能夠設(shè)置初始化、觸發(fā)(內(nèi)部或外部)和顯示條件并觀察內(nèi)部信號，以此研究運行狀態(tài)。用戶的分析參數(shù)可以被編譯為嵌入式邏輯分析儀(ELA)，它和設(shè)計的其他數(shù)據(jù)一起配置FPGA。
圖5是將誤碼率測試儀硬件邏輯下載到FPGA中，用SignalTap看到的系統(tǒng)實際運行時的波形截圖。它顯示的是當(dāng)測試代碼設(shè)定為循環(huán)代碼模式時，測試代碼從0OH到FFH之間循環(huán)發(fā)送的波形情況。信號am_clk是系統(tǒng)時鐘；to_7969clk是信號接收端AM7969的輸入時鐘；am_ack是信號發(fā)送端AM7968的發(fā)送反饋信號，每返回一個am_ack表示有一個數(shù)據(jù)已經(jīng)發(fā)送出去；to_7969_clk是指AM7969從接收到的信號中分離出來的時鐘信號，從SignalTap可以看出有一定的延時；am_data信號是發(fā)送端AM7968發(fā)出的數(shù)據(jù)；to_7969_data是信號接收端AM7969收到的數(shù)據(jù)，可以看出，線路上有一定的延時；am_strb和tO_7969_dstrb分別是AM7968和AM7969的數(shù)據(jù)發(fā)送和接收的同步脈沖信號，本測試儀就是利用這個信號來統(tǒng)計測試碼發(fā)送個數(shù)和測試碼接收個數(shù)的。本文引用地址：http://m.butianyuan.cn/article/192153.htm
4 軟件設(shè)計
在軟件設(shè)計方面，本著簡單易用的原則進行，在盡可能滿足實際使用需求的同時，提供友好的人機交互接口。下面分別介紹一下軟件的開發(fā)環(huán)境(Nios II IDE)和軟件開發(fā)設(shè)計。
Nios II集成開發(fā)環(huán)境(IDE)是Nios II系列嵌入式處理器的基本軟件開發(fā)工具。所有軟件開發(fā)任務(wù)都可以在Nios IIIDE下完成，包括編輯、編譯和調(diào)試程序。Nios II IDE提供了一個統(tǒng)一的開發(fā)平臺，用于所有Nios II處理器系統(tǒng)。僅僅通過1臺PC機、1片A1tera公司的FPGA以及1根JTAG下載電纜，軟件開發(fā)人員就能夠往Nios II處理器系統(tǒng)寫入程序，并與Nios II處理器系統(tǒng)進行通信。Nios II IDE為軟件開發(fā)提供4個主要功能：工程管理器、編輯器和編譯器、調(diào)試器、閃存編程器。
為了便于大批量地測量線路的誤碼率，方便用戶使用，設(shè)計了“自動測量”模式。該模式的各種參數(shù)是用戶預(yù)先設(shè)置好的，其中包括測試模式、測試速率、測試代碼以及時間閾值或者數(shù)量閾值。這樣，用戶在檢測大批量的通信電纜時，就不需要重復(fù)進行繁瑣的參數(shù)設(shè)置了。表1是需要用戶設(shè)置的參數(shù)，圖6為主程序流程。
5 結(jié) 論
本文結(jié)合石油勘探儀器車與外部設(shè)備連接電纜測試的實際，提出了一種采用SOPC技術(shù)的誤碼率測試儀整體設(shè)計實現(xiàn)方案。能夠較好地滿足測量要求，接口友好，并且在誤碼率上給予用戶比較客觀的評價。設(shè)備具有體積小、重量輕、功耗低、成本低、性能高、易于軟硬件升級等優(yōu)點。比起其他專業(yè)誤碼率測試設(shè)備，在經(jīng)濟性、實用性方面表現(xiàn)得尤為突出。
評論