在Matlab中實(shí)現(xiàn)FPGA硬件設(shè)計(jì)

關(guān)鍵詞：Matlab；FPGA；System Generator；DSP

近年來(lái)，在數(shù)字通信、網(wǎng)絡(luò)、視頻和圖像處理領(lǐng)域，ＦＰＧＡ已經(jīng)成為高性能數(shù)字信號(hào)處理系統(tǒng)的關(guān)鍵元件。ＦＰＧＡ的邏輯結(jié)構(gòu)不僅包括查找表、寄存器、多路復(fù)用器、存儲(chǔ)器，而且還有快速加法器、乘法器和Ｉ／Ｏ處理專(zhuān)用電路。ＦＰＧＡ具有實(shí)現(xiàn)高性能并行算法的能力，是構(gòu)成高性能可定制數(shù)據(jù)通路處理器（數(shù)字濾波、ＦＦＴ）的理想器件。如Ｖｉｒｔｅｘ－ＩＩ Ｐｒｏ ＦＰＧＡ包含高性能的可編程架構(gòu)、嵌入式ＰｏｗｅｒＰＣ處理器和３．１２５Ｇｂｐｓ收發(fā)器等。

但是，ＦＰＧＡ在數(shù)字信號(hào)處理領(lǐng)域的廣泛應(yīng)用受限于幾個(gè)因素。首先，ＤＳＰ開(kāi)發(fā)人員不熟悉硬件設(shè)計(jì)，尤其是ＦＰＧＡ。他們使用Ｍａｔｌａｂ驗(yàn)證算法，運(yùn)用Ｃ語(yǔ)言或匯編語(yǔ)言編程，通常不會(huì)使用硬件描述語(yǔ)言（ＶＨＤＬ或Ｖｅｒｉｌｏｇ）實(shí)現(xiàn)數(shù)字設(shè)計(jì)。其次，雖然ＶＨＤＬ語(yǔ)言也提供了許多高層次的語(yǔ)言抽象，但是基于并行硬件系統(tǒng)的ＶＨＤＬ程序設(shè)計(jì)與基于微處理器的串行程序設(shè)計(jì)有很大的不同。

基于以上原因，Ｘｉｌｉｎｘ公司開(kāi)發(fā)了基于Ｍａｔｌａｂ的Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ工具。Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ是Ｓｉｍｕｌｉｎｋ中一個(gè)基于ＦＰＧＡ的信號(hào)處理建模和設(shè)計(jì)工具。該工具可以將一個(gè)ＤＳＰ系統(tǒng)表示為一個(gè)高度抽象的模塊，并自動(dòng)將系統(tǒng)映射為一個(gè)基于ＦＰＧＡ的硬件方案。重要的是，該Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ實(shí)現(xiàn)這些功能并沒(méi)有降低硬件性能。

１ Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ的特點(diǎn)

Ｓｉｍｕｌｉｎｋ為ＤＳＰ系統(tǒng)提供了強(qiáng)有力的高層次建模環(huán)境，可大量應(yīng)用于算法開(kāi)發(fā)和驗(yàn)證。Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ作為Ｓｉｍｕｌｉｎｋ的一個(gè)工具箱很好地體現(xiàn)了這些特性，同時(shí)又可以自動(dòng)將設(shè)計(jì)轉(zhuǎn)換為可綜合的高效硬件實(shí)現(xiàn)方案。該硬件實(shí)現(xiàn)方案忠實(shí)于原始設(shè)計(jì)，因此設(shè)計(jì)模型與硬件實(shí)現(xiàn)在采樣點(diǎn)（在Ｓｉｍｕｌｉｎｋ中定義）是一一對(duì)應(yīng)的。通過(guò)使用Ｘｉｌｉｎｘ精心設(shè)計(jì)的ＩＰ（ｉｎｔｅｌｌｅｃｔｕａｌ ｐｒｏｐｅｒｔｙ）核可以使硬件方案具有較小的延遲和體積。雖然Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ中的ＩＰ模塊是經(jīng)過(guò)功能抽象的，但是對(duì)于熟悉ＦＰＧＡ的設(shè)計(jì)者來(lái)說(shuō)，該模塊也具有直接訪問(wèn)底層硬件細(xì)節(jié)的能力。例如，可以指定Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ乘法器模塊使用Ｖｉｒｔｅｘ－ＩＩ系列ＦＰＧＡ中的專(zhuān)用高速乘法器元件，用戶定義的ＩＰ模塊也能夠作為黑盒子插入系統(tǒng)之中，等等。

使用Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ實(shí)現(xiàn)系統(tǒng)設(shè)計(jì)的主要特點(diǎn)有：

●在Ｓｉｍｕｌｉｎｋ中實(shí)現(xiàn)ＦＰＧＡ電路的系統(tǒng)級(jí)建模，并自動(dòng)生成硬件描述語(yǔ)言。

●自動(dòng)生成Ｍｏｄｅｌｓｉｍ測(cè)試程序，支持軟硬件仿真。

●支持用戶創(chuàng)建的Ｓｉｍｕｌｉｎｋ模塊。

●使用Ｘｉｌｉｎｘ ＦＰＧＡ自動(dòng)實(shí)現(xiàn)硬件系統(tǒng)。支持的Ｘｉｌｉｎｘ ＦＰＧＡ系列包括Ｓｐａｒｔａｎ－ＩＩ、Ｓｐａｒｔａｎ－ＩＩＥ、Ｓｐａｒ-ｔａｎ－３、Ｖｉｒｔｅｘ、Ｖｉｒｔｅｘ－Ｅ、Ｖｉｒｔｅｘ－ＩＩ、Ｖｉｒｔｅｘ－ＩＩ Ｐｒｏ。

２　使用Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ實(shí)現(xiàn)系統(tǒng)級(jí)建模

傳統(tǒng)的ＤＳＰ系統(tǒng)開(kāi)發(fā)人員在設(shè)計(jì)一個(gè)ＤＳＰ系統(tǒng)時(shí)，一般先研究算法，再使用Ｍａｔｌａｂ或Ｃ語(yǔ)言驗(yàn)證算法，最后由硬件工程師在ＦＰＧＡ或ＤＳＰ上實(shí)現(xiàn)并驗(yàn)證。典型的ＤＳＰ系統(tǒng)設(shè)計(jì)流程如下：

（１） 用數(shù)學(xué)語(yǔ)言描述算法。

（２） 設(shè)計(jì)環(huán)境中使用雙精度數(shù)實(shí)現(xiàn)算法。

（３） 將雙精度運(yùn)算變?yōu)槎c(diǎn)運(yùn)算。

（４） 將設(shè)計(jì)轉(zhuǎn)換為有效的硬件實(shí)現(xiàn)。

使用Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ可以簡(jiǎn)化這一過(guò)程。設(shè)計(jì)人員先在Ｍａｔｌａｂ中對(duì)系統(tǒng)進(jìn)行建模和算法驗(yàn)證，經(jīng)過(guò)仿真后便可以直接將系統(tǒng)映射為基于ＦＰＧＡ的底層硬件實(shí)現(xiàn)方案?？捎茫樱椋恚酰欤椋睿胩峁┑膱D形化環(huán)境對(duì)系統(tǒng)進(jìn)行建模。Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ包括被稱(chēng)為Ｘｉｌｉｎｘ ｂｌｏｃｋｓｅｔ的Ｓｉｍｕｌｉｎｋ庫(kù)和模型到硬件實(shí)現(xiàn)的轉(zhuǎn)換軟件，可以將Ｓｉｍｕｌｉｎｋ中定義的系統(tǒng)參數(shù)映射為硬件實(shí)現(xiàn)中的實(shí)體、結(jié)構(gòu)、端口、信號(hào)和屬性。另外，Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ可自動(dòng)生成ＦＰＧＡ綜合、仿真和實(shí)現(xiàn)工具所需的命令文件，因此用戶可以在圖形化環(huán)境中完成系統(tǒng)模型的硬件開(kāi)發(fā)。圖１為使用Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ ｆｏｒ ＤＳＰ設(shè)計(jì)系統(tǒng)的流程圖。

在Ｍａｔｌａｂ中，我們可以通過(guò)Ｓｉｍｕｌｉｎｋ的庫(kù)瀏覽器使用Ｘｉｌｉｎｘ ｂｌｏｃｋｓｅｔ庫(kù)中的模塊，Ｘｉｌｉｎｘ ｂｌｏｃｋｓｅｔ庫(kù)中的模塊可以與Ｓｉｍｕｌｉｎｋ其它庫(kù)中的模塊自由組合。Ｘｉｌｉｎｘ ｂｌｏｃｋｓｅｔ庫(kù)中最重要的模塊是Ｓｙｓｔｅｍ Ｇｅｎ-ｅｒａｔｏｒ，利用該模塊可完成系統(tǒng)級(jí)設(shè)計(jì)到基于ＦＰＧＡ的底層硬件設(shè)計(jì)的轉(zhuǎn)換工作?？梢栽冢樱螅簦澹?Ｇｅｎｅｒａｔｏｒ模塊的屬性對(duì)話框中選擇目標(biāo)ＦＰＧＡ器件、目標(biāo)系統(tǒng)時(shí)鐘周期等選項(xiàng)。Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ?qū)ⅲ兀椋欤椋睿?ｂｌｏｃｋｓｅｔ中的模塊映射為ＩＰ庫(kù)中的模塊，接著從系統(tǒng)參數(shù)（例如采樣周期）推斷出控制信號(hào)和電路，再將Ｓｉｍｕｌｉｎｋ的分層設(shè)計(jì)轉(zhuǎn)換為ＶＨＤＬ的分層網(wǎng)表，之后，Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ即可調(diào)用Ｘｉｌｉｎｘ ＣＯＲＥ Ｇｅｎｅｒａｔｏｒ和ＶＨＤＬ模擬、綜合、實(shí)現(xiàn)工具來(lái)完成硬件設(shè)計(jì)。

由于一般的ＦＰＧＡ綜合工具不支持浮點(diǎn)數(shù)，因此Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ模塊使用的數(shù)據(jù)類(lèi)型為任意精度的定點(diǎn)數(shù)，這樣可以實(shí)現(xiàn)準(zhǔn)確的硬件模擬。由于Ｓｉｍｕｌｉｎｋ中的信號(hào)類(lèi)型是雙精度浮點(diǎn)數(shù)，因此在Ｘｉｌ-ｉｎｘ模塊和非Ｘｉｌｉｎｘ模塊之間必須插入Ｇａｔｅｗａｙ Ｉｎ ｂｌｏｃｋ和Ｇａｔｅｗａｙ Ｏｕｔ ｂｌｏｃｋ模塊。通常Ｓｉｍｕｌｉｎｋ中的連續(xù)時(shí)間信號(hào)在Ｇａｔｅｗａｙ Ｉｎ ｂｌｏｃｋ模塊中進(jìn)行采樣，同時(shí)該模塊也可將雙精度浮點(diǎn)信號(hào)轉(zhuǎn)換為定點(diǎn)信號(hào)，而Ｇａｔｅｗａｙ Ｏｕｔ ｂｌｏｃｋ模塊則可將定點(diǎn)信號(hào)轉(zhuǎn)換為雙精度浮點(diǎn)信號(hào)。大部分Ｘｉｌｉｎｘ模塊能夠根據(jù)輸入信號(hào)類(lèi)型推斷輸出信號(hào)的類(lèi)型。如果模塊的精度參數(shù)定義為全精度，則模塊將自動(dòng)選擇輸出信號(hào)類(lèi)型以保證不損失輸入信號(hào)精度，并自動(dòng)進(jìn)行符號(hào)位擴(kuò)展和補(bǔ)零操作。用戶也可以自定義輸出信號(hào)類(lèi)型來(lái)進(jìn)行精度控制。

３　使用中需注意的問(wèn)題

在ＦＰＧＡ系統(tǒng)設(shè)計(jì)中，時(shí)鐘的設(shè)計(jì)十分重要。因此必須正確理解Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ中的時(shí)鐘和ＦＰＧＡ硬件時(shí)鐘之間的關(guān)系。Ｓｉｍｕｌｉｎｋ中沒(méi)有明確的時(shí)鐘源信號(hào)，模塊在系統(tǒng)參數(shù)中定義的采樣周期點(diǎn)進(jìn)行采樣。硬件設(shè)計(jì)中的外部時(shí)鐘源對(duì)時(shí)序邏輯電路十分重要。在Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ模塊中，通過(guò)定義Ｓｉｍｕｌｉｎｋ Ｓｙｓｔｅｍ Ｐｅｒｉｏｄ和ＦＰＧＡ Ｓｙｓｔｅｍ Ｃｌｏｃｋ Ｐｅｒｉｏｄ參數(shù)可以建立Ｓｉｍｕｌｉｎｋ采樣周期和硬件時(shí)鐘間的關(guān)系，也可通過(guò)設(shè)置這些參數(shù)來(lái)改變Ｓｉｍｕｌｉｎｋ中模擬時(shí)間和實(shí)際硬件系統(tǒng)中時(shí)間的比例關(guān)系。Ｓｉｍｕｌｉｎｋ的系統(tǒng)周期一般是各模塊采樣周期的最大公約數(shù)。ＦＰＧＡ的硬件時(shí)鐘是單位為ｎｓ的硬件時(shí)鐘周期。例如，若Ｓｉｍｕｌｉｎｋ中有兩個(gè)模塊，采樣周期分別為２ｓ和３ｓ，而ＦＰＧＡ系統(tǒng)時(shí)鐘周期為１０ｎｓ，則Ｓｉｍｕｌｉｎｋ系統(tǒng)周期應(yīng)該為兩個(gè)模塊采樣周期的最大公約數(shù)即為１ｓ。這意味著Ｓｉｍｕｌｉｎｋ中的１ｓ對(duì)應(yīng)實(shí)際硬件系統(tǒng)的１０ｎｓ。在生成硬件系統(tǒng)前，Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ?qū)⒆詣?dòng)檢查用戶定義的Ｓｉｍｕｌｉｎｋ系統(tǒng)周期參數(shù)是否與系統(tǒng)中模塊的采樣周期相沖突，如果沖突，則提示用修改Simulink系統(tǒng)周期參數(shù)。

圖4

有些情況會(huì)導(dǎo)致Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ模塊產(chǎn)生不確定數(shù)（ＮａＮ－ｎｏｔ ａ ｎｕｍｂｅｒ）。如在雙端口ＲＡＭ模塊中，兩個(gè)端口同時(shí)對(duì)模塊中的某一地址進(jìn)行寫(xiě)操作時(shí)，該地址中的數(shù)據(jù)將被標(biāo)記為ＮａＮ。如果模塊中有不確定數(shù)出現(xiàn)，則表明該模塊的最終硬件實(shí)現(xiàn)將會(huì)有不可預(yù)測(cè)的行為，當(dāng)Ｓｉｍｕｌｉｎｋ進(jìn)行仿真時(shí)，Ｓｙｓｔｅｍ Ｇｅｎｅｒａｔｏｒ?qū)?huì)捕捉該錯(cuò)誤。

４　應(yīng)用實(shí)例

圖２是一個(gè)圖像處理應(yīng)用實(shí)例的系統(tǒng)實(shí)現(xiàn)框圖。該應(yīng)用實(shí)例使用５５的二維ＦＩＲ濾波器完成圖像增強(qiáng)預(yù)處理。該系統(tǒng)將輸入圖像分別延遲０Ｎ（Ｎ為輸入圖像寬度）、１Ｎ、２Ｎ、３Ｎ、４Ｎ個(gè)采樣點(diǎn)后輸入５個(gè)Ｌｉｎｅ Ｂｕｆｆｅｒ，數(shù)據(jù)在Ｌｉｎｅ Ｂｕｆｆｅｒ中緩存后并行輸入５個(gè)５抽頭的ＭＡＣ ＦＩＲ濾波器。濾波器系統(tǒng)存儲(chǔ)于ＦＰＧＡ的塊ＲＡＭ中，圖像數(shù)據(jù)經(jīng)濾波器處理后輸出。圖３為Ｌｉｎｅ Ｂｕｆｆｅｒ?qū)崿F(xiàn)框圖，圖４為５５濾波器框圖。