新聞中心

EEPW首頁 > EDA/PCB > 業(yè)界動態(tài) > CADENCE將MATSUSHITA的驗(yàn)證運(yùn)行時(shí)間縮短到分鐘

CADENCE將MATSUSHITA的驗(yàn)證運(yùn)行時(shí)間縮短到分鐘

作者:電子設(shè)計(jì)應(yīng)用 時(shí)間:2003-07-17 來源:電子設(shè)計(jì)應(yīng)用 收藏
Cadence Design Systems公司(NYSE:CDN)今天宣布該公司由Palladium™驅(qū)動的Incisive™加速技術(shù)已經(jīng)使Matsushita Electric Industrial有限公司節(jié)省了關(guān)鍵的設(shè)計(jì)時(shí)間并大大增強(qiáng)了該公司的復(fù)雜、納米級設(shè)計(jì)的質(zhì)量。利用該平臺的仿真加速功能,Matsushita把其驗(yàn)證性能提高了1000倍,從而把驗(yàn)證測試時(shí)間從6周縮短到50分鐘。在充分利用這種生產(chǎn)率提高基礎(chǔ)上,Matsushita能夠運(yùn)行更多的測試,極大加快了其消費(fèi)電子應(yīng)用的上市時(shí)間。

Matsushita高級LSI設(shè)計(jì)技術(shù)開發(fā)協(xié)調(diào)部經(jīng)理Masanobu Mizuno表示:“Cadence Palladium以其多用戶功能和短周轉(zhuǎn)時(shí)間提供了使我們能夠輕松從軟件仿真升級到仿真加速的方法。利用Cadence驗(yàn)證平臺驗(yàn)證我們的大型媒體處理器降低了我們的總體驗(yàn)證時(shí)間并提高了我們的設(shè)計(jì)質(zhì)量。Palladium編譯時(shí)間比上一代CoBALT加速器快了10倍,因此運(yùn)行時(shí)間性能得到了提高?!?/P>

更快的驗(yàn)證、更好的設(shè)計(jì)質(zhì)量

“在過去10年,設(shè)計(jì)團(tuán)隊(duì)不斷報(bào)告說功能驗(yàn)證是他們最大的設(shè)計(jì)難題 – 通常會消耗掉他們超過一半的時(shí)間、精力和資源,”Cadence驗(yàn)證加速部高級副總裁兼總經(jīng)理Christopher Tice指出:“除了利用嵌入式軟件驗(yàn)證大量設(shè)計(jì)的挑戰(zhàn)之外,Matsushita也面臨著同樣的難題。解決這些問題需要極高的驗(yàn)證速度和效率。Cadence Incisive驗(yàn)證平臺以其統(tǒng)一的方法和單核心結(jié)構(gòu)成為實(shí)現(xiàn)按需加速和從軟件仿真到加速與硬件仿真平滑升級的唯一平臺。”

Incisive平臺內(nèi)的Palladium加速與仿真

Palladium在Incisive驗(yàn)證平臺內(nèi)提供按需加速功能。Incisive是第一款用于納米級設(shè)計(jì)的單核心驗(yàn)證平臺,它支持適用于嵌入式軟件、控制、數(shù)據(jù)通道以及模擬/混合信號/射頻設(shè)計(jì)方面的統(tǒng)一驗(yàn)證方法。其統(tǒng)一的方法有助于降低測試機(jī)開發(fā)時(shí)間、驗(yàn)證運(yùn)行時(shí)間和調(diào)試時(shí)間,同時(shí)可以把整體驗(yàn)證縮短50%。這種平臺可內(nèi)在支持Verilog



關(guān)鍵詞: CADENCE

評論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉