Cadence擴充系統(tǒng)IP產品組合，推出NoC以優(yōu)化電子系統(tǒng)連接性

楷登電子（美國Cadence公司）近日宣布擴充其系統(tǒng) IP 產品組合，新增了 Cadence? Janus? Network-on-Chip（NoC）。隨著當今計算需求的不斷提高，更大、更復雜的系統(tǒng)級芯片（SoC）和分解式多芯片系統(tǒng)在市場上迅速普及，硅組件內部和硅組件之間的數據傳輸變得越來越具有挑戰(zhàn)性，功率、性能和面積（PPA）受到了影響。Cadence Janus NoC 能夠以極低的延遲高效管理這些同步高速通信，幫助客戶以更低的風險更快地實現其 PPA 目標。

“Cadence是IP和設計質量領域備受信賴的領導者，我們將繼續(xù)加大投入，提升我們的基礎接口和處理器 IP、系統(tǒng) IP、軟件和設計服務能力，幫助客戶開發(fā)差異化的分解式設計?！盋adence高級副總裁兼芯片解決方案事業(yè)部總經理 Boyd Phelps 表示，“我們不斷擴充的系統(tǒng) IP 產品組合迎來了新的成員——Cadence Janus NoC，這是這一戰(zhàn)略的重要里程碑。我們從 IP 提供商成長為 SoC 設計合作伙伴，為客戶帶來了更大的價值，使他們能夠集中寶貴的工程資源，專注于實現芯片的差異化設計?！?/p>

Cadence Janus NoC依托Cadence值得信賴且久經考驗的Tensilica^? RTL生成工具?？蛻艨梢允褂肅adence廣泛的軟硬件產品組合對其NoC進行軟件仿真和硬件仿真，并使用 Cadence 的系統(tǒng)性能分析工具（SPA）深入了解NoC的性能。該流程支持架構探索，有助于實現可滿足產品需求的最佳NoC設計。NoC依托Cadence在IP和設計質量領域久負盛名的領導地位，由客戶滿意度遙遙領先的技術團隊提供技術支持。

Cadence Janus NoC 可有效應對與當今復雜的 SoC 互連相關的布線擁塞和時序問題，這些問題在物理實現之前往往并不明顯。Cadence 的第一代 NoC 不僅能滿足當前最迫切的需求，還提供了一個有利于未來的創(chuàng)新平臺，例如支持行業(yè)標準存儲器和 I/O 一致性協議。目前該產品提供的功能和優(yōu)勢包括：

●   易于使用：Cadence 擁有功能強大、設計先進的圖形用戶界面（GUI），可輕松支持從小型子系統(tǒng)到完整 SoC 和未來多芯片系統(tǒng)的 NoC 配置。

●   加快產品上市：RTL 針對 PPA 經過優(yōu)化，使 SoC 設計人員能夠實現帶寬和延遲目標。封包化信息可提高線路的利用率，減少線數量，降低時序收斂難度。

●   降低風險：NoC 的內置功耗管理、時鐘域交叉和寬度匹配功能有助于降低設計的復雜性。

●   快速設計周轉：Cadence 廣泛的軟件仿真和硬件仿真能力可實現早期架構探索，以便于快速驗證 PPA 結果，確保配置滿足設計要求。

●   可擴展架構：客戶可以設計一個子系統(tǒng)，并在 NoC 的完整 SoC 環(huán)境中重復使用，以便將來在多芯片系統(tǒng)中重復使用。

●   靈活：Cadence NoC 兼容任何具有行業(yè)標準接口的 IP，包括 AXI4 和 AHB。

“我們很高興看到 Cadence 通過投資系統(tǒng)級解決方案來擴充其 IP 產品組合。”Intel Foundry 副總裁兼生態(tài)系統(tǒng)技術辦公室總經理 Suk Lee 表示，“NoC 對于當今 SoC 中的幾乎所有子系統(tǒng)都至關重要，因此我們非常支持 Cadence 開發(fā) NoC 產品，并期待他們未來繼續(xù)擴充其 IP 產品組合?！?/p>

上市日期和相關資源

Cadence Janus NoC 預計將于 2024 年 7 月上市。