基于ADV7183A視頻采集系統的設計

摘要 利用FPGA控制視頻解碼芯片ADV7183A，從而輸出8 bit的YCrCb型4：2：2的視頻數據，再將其進行隔點采樣，得到320×256的灰度圖像數據，并傳輸給DSP，由DSP顯示的采樣數據達到設計要求，為后來的濾波處理提供良好的數字視頻數據。
關鍵詞 FPGA；ADV7183A；視頻采集；YCrCb

人的感覺器官中接受信息最多的是眼睛。為了存儲視覺信息，模擬視頻信號必須通過模擬／數字(A／D)轉換器轉變?yōu)閿底值?ldquo;0”或“1”，這個轉變過程就是所謂的視頻捕捉。
在數字圖像處理中，一般采用單片機控制芯片的I2C總線，而對數據的采集處理，則可以用專用的數字處理芯片DSP或FPGA進行。隨著FPGA器件集成度的增長，完全有能力將ADV7183A的控制電路集成到FPGA內部完成。這樣實現了設計的小型化、低功耗，并利用FPGA現場可編程特征充分發(fā)揮了ADV7183A的功能。
傳統上是利用I2C總線控制HS，VS和FIELD，并根據這3個信號的有效電平采集有效視頻，然而在不用I2C總線配置寄存器的情況下也可提取出有效視頻，因為在默認配置下ADV7183A輸出的是8位BT656的YCrCb型4：2：2視頻數據，可以根據BT656的標準提取有效視頻，這樣減少了編程工作，降低了FPGA與ADV7183A的連線，從而為FPGA控制其他芯片節(jié)約了引腳，提供了設計的靈活性。

1 設計方案
文中嵌入式數字圖像采集系統的硬件結構如圖1所示。在此視頻采集系統中，采用Altera公司的Cyclone 3系列FPGA：EP3C80F484C6，AD公司的視頻解碼芯片ADV7183A，TI公司的TMS320C6416。模擬視頻信號PAL制輸入到ADV7183A中，由FPGA產生的I2C總線配置ADV7183A內部的寄存器，控制ADV7183A輸出的像素時鐘頻率，行場復位起始位置、寬度以及數據寬度等。ADV7183A輸出的數字視頻信號經過FPGA的預處理傳送到DSP，由DSP顯示圖像來驗證隔點采樣是否合理。

2 ADV7183A的設置
AD公司生產的ADV7183A是一款通用性強的視頻解碼芯片。芯片應用的關鍵就是要設置ADV7183A內部的一些寄存器，使ADV7183A能正常工作。而ADV7183A采用了I2C總線接口標準，所以對該芯片的控制主要是通過I2C總線的數據傳輸。
對于本系統而言，取默認配置，無需再對I2C總線進行配置，當ADV7183A正常工作后輸出8位BT656的YCrCb型4：2：2視頻數據，只需320×256的灰度圖像，即取Y，而不要C，因此必須進行隔點采樣。
(1)原理圖設計方案：給復位，使能和27 MHz的時鐘信號分別到引腳，引腳，XTAL引腳，復位引腳和使能引腳都是低電平有效，通過FPGA控制這3個引腳來控制ADV7183A的工作。選擇模擬輸入通道AIN1，在AIN1引腳上輸入模擬信號。完成這些設置后，接上電源，ADV71 83就可以在默認配置下正常工作，默認配置為：輸入是PAL制的圖像。輸出是P8～P15的8位ITU—BT656的YCrCb型4：2：2視頻數據，像素時鐘是LLCC1：27MHz。
(2)對于輸出的8位ITU—BT656，行數據由水平消隱，有效視頻開始定時信號，有效行數據以及有效視頻結束定時信號組成。幀數據由場消隱，第一場數據，場消隱和第二場數據組成。場消隱和場數據分別由若干行數據組成，消隱數據為0X8010，即在水平消隱和場消隱時一律用16進制的0X8010作為流數據。
有效視頻開始(SAV)和有效視頻結束(EAV)為兩個定時基準信號，每個定時基準信號由FF 00 00 XY組成，前3個是固定前綴，第4個包含場標識，場消隱和行消隱狀態(tài)的信息，其定義為：F為場同步信號，0其他情況，1表示場消隱；H為水平同步信號，0表示有效視頻開始，1表示有效視頻的結束，P0—P3稱為保護比特，它們的狀態(tài)取決于F，V，H的狀態(tài)，如表1所示。