新聞中心

EEPW首頁 > 測試測量 > 設(shè)計(jì)應(yīng)用 > 一種多路同步數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

一種多路同步數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

作者: 時(shí)間:2011-04-08 來源:網(wǎng)絡(luò) 收藏



圖5 CS5451A一幀數(shù)據(jù)輸出圖

  4 中斷服務(wù)子程序的設(shè)計(jì)

  CPU讀采樣數(shù)據(jù)是在中斷服務(wù)子程序中設(shè)計(jì)的,在中斷程序中讀走采樣值數(shù)據(jù),并判斷通道號(hào)是否對(duì)應(yīng)。軟件流程如圖6所示。

軟件流程圖


圖6 軟件流程圖

  5 結(jié)論

  本文利用CS5451A設(shè)計(jì)一個(gè)通用的數(shù)據(jù)采集,利用XILINX SPARTAN3E系列FPGA芯片實(shí)現(xiàn)異步FIFO和采樣數(shù)據(jù)串并轉(zhuǎn)換模塊的設(shè)計(jì),CPU不用直接用SPI控制器接收CS5451A芯片輸出的串行格式的數(shù)據(jù),只需要把ADC輸出的串行數(shù)據(jù)通過串并轉(zhuǎn)換模塊存入FIFO緩沖區(qū),并產(chǎn)生一個(gè)中斷信號(hào),在CPU的中斷子程序中讀出采樣數(shù)據(jù)。該方案已經(jīng)在低壓繼電保護(hù)裝置中得到了應(yīng)用,通過試驗(yàn)本的數(shù)據(jù)采集精度可以達(dá)到0.2級(jí)。調(diào)試中發(fā)現(xiàn),在進(jìn)行PCB設(shè)計(jì)時(shí),要注意以下幾點(diǎn):

  1)模擬部分電路(差分輸入以及參考電源部分)和數(shù)字部分(XIN、FSO、SDO、SCLK信號(hào))應(yīng)完全分開在不同的區(qū)域里。

  2)良好的去耦對(duì)抑制CS5451A產(chǎn)生的噪聲很重要,去耦電容一般為0.1 μF,且放到電源輸入引腳盡可能近的地方,以達(dá)到良好的去耦效果。

  3)如果要求工作在-40~+85℃的溫度范圍內(nèi),要求采樣精度達(dá)到0.2級(jí),必須使用外部高精度的參考電源。


上一頁 1 2 3 下一頁

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉