一種高速數(shù)據(jù)采集卡的設(shè)計與實現(xiàn)
3 數(shù)據(jù)采集卡電路設(shè)計
3.1 信號調(diào)理電路
被測信號在進入A/D轉(zhuǎn)換器之前,都必須進行適當(dāng)?shù)奶幚?,使之符合A/D轉(zhuǎn)換器的量程要求。對大信號需經(jīng)過適當(dāng)?shù)乃p,而小信號則需要放大。本數(shù)據(jù)采集卡采用的A/D轉(zhuǎn)換器的輸入電壓峰峰值在0~1 V之間,而被測信號幅度都大于此值,所以信號在進入A/D轉(zhuǎn)換器之前需對其進行衰減處理。具體的分壓限幅電路如圖2所示。
3.2 A/D轉(zhuǎn)換與FIFO緩存電路
由于AD9283數(shù)據(jù)最大采集頻率為100 MHz,所以其最大數(shù)據(jù)存儲頻率至少應(yīng)為100 MHz,而CY7C4261的最大存儲速率為100 MHz,能實現(xiàn)系統(tǒng)要求,系統(tǒng)中CY7C4261的寫時鐘與A/D轉(zhuǎn)換采用同一個時鐘進行控制。在測試過程中,有些待測信號周期較大,而本數(shù)據(jù)采集板的采樣頻率為100 MHz,為了在數(shù)據(jù)采集過程中不丟數(shù)據(jù),需要連續(xù)采集大量數(shù)據(jù)。一片CY7C4261的存儲容量不夠,需要兩片輪流存儲。AD9283與CY7C4261的接口電路連接如圖3所示。
評論