基于FPGA的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

摘要：基于FPGA和USB2．0的技術(shù)方案，設(shè)計(jì)了一種高速化和集成化的數(shù)據(jù)采集系統(tǒng)。該系統(tǒng)是以Altera公司的FPGA芯片EP2C5T144為主控芯片，以Cypress公司的EZ-USB FX2芯片為傳輸手段設(shè)計(jì)實(shí)現(xiàn)的。首先詳細(xì)介紹了整體系統(tǒng)的框架結(jié)構(gòu)和硬件接口電路，其次，在硬件平臺(tái)完成的基礎(chǔ)上采用Verilog HDL硬件描述語言設(shè)計(jì)完成了FPGA控制接口電路的代碼，并設(shè)計(jì)完成了USB2．0的固件程序。最終通過軟硬件系統(tǒng)聯(lián)調(diào)完成了系統(tǒng)測(cè)試，該測(cè)試結(jié)果表明整個(gè)系統(tǒng)功能正確，能夠完成一般情況下數(shù)據(jù)采集的任務(wù)需求。
關(guān)鍵詞：FPGA；USB2．0；數(shù)據(jù)采集；CY7C68013A；ModelSim

隨著嵌入式技術(shù)的飛速發(fā)展，對(duì)嵌入式系統(tǒng)的應(yīng)用需求也呈現(xiàn)出不斷增長(zhǎng)的態(tài)勢(shì)，因此，嵌入式技術(shù)也相應(yīng)地取得了重要的進(jìn)展，系統(tǒng)設(shè)備不斷向高速化、集成化、低功耗的方向發(fā)展?，F(xiàn)場(chǎng)可編程門陣列FPGA經(jīng)過近20年的發(fā)展，到目前已成為實(shí)現(xiàn)數(shù)字系統(tǒng)的主流平臺(tái)之一。 FPGA具有單片機(jī)和DSP無法比擬的優(yōu)勢(shì)，相對(duì)于單片機(jī)和DSP工作需要依靠其上運(yùn)行的軟件進(jìn)行，F(xiàn)PGA全部的控制邏輯是由延時(shí)更小的硬件來完成的。
通用串行總線(USB)是現(xiàn)代數(shù)據(jù)傳輸?shù)陌l(fā)展趨勢(shì)，是解決計(jì)算機(jī)與外設(shè)連接瓶頸的有效手段，USB2．O版本在原先的版本基礎(chǔ)上實(shí)現(xiàn)許多技術(shù)上的飛躍與進(jìn)步。USB2．0協(xié)議規(guī)范有以下主要優(yōu)點(diǎn)：1)速度快，接口的傳輸速度高達(dá)480Mh／s，遠(yuǎn)大于PCI接口的132 Mb／s的傳輸速度；2)連接簡(jiǎn)單，所有的USB外設(shè)利用通用的電纜可簡(jiǎn)單方便地連入PC機(jī)中，安裝過程高度自動(dòng)化；3)支持多設(shè)備連接，USB接口支持多個(gè)不同設(shè)備采用“級(jí)聯(lián)”方式來連接外設(shè)。
故為了將數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)更加符合高速化和集成化的趨勢(shì)，采用了FPGA和USB2．0組合的方案來進(jìn)行。

1 數(shù)據(jù)采集系統(tǒng)的框架與硬件設(shè)計(jì)方案
系統(tǒng)硬件設(shè)計(jì)部分中，在完成系統(tǒng)時(shí)鐘源、電源等必要電路的設(shè)計(jì)基礎(chǔ)上，重點(diǎn)就是完成系統(tǒng)內(nèi)各個(gè)部件的接口電路的設(shè)計(jì)，通過這部分的設(shè)計(jì)，基本的硬件平臺(tái)就建立起來了。系統(tǒng)部件間的硬件電路接口設(shè)計(jì)如圖1所示。

A／D芯片在此選用了德州儀器公司的10位串行接口芯片TLV1572，8管腳的SOIC封裝，它外部較少的管腳不僅能夠很方便地實(shí)現(xiàn)與其他器件連接，而且它體積小，可以節(jié)省很多布線資源，如圖2所示。TLV1572的最高采樣速率為1．25 MS／s，其積分非線性誤差I(lǐng)NL±1LSB，可以采用3 V或5 V的供電方式。

由于大部分USB1．1的芯片都需要微控制器參與數(shù)據(jù)從端點(diǎn)FIFO到應(yīng)用環(huán)境的轉(zhuǎn)移，微控制器在里面扮演了搬運(yùn)者的角色，那么顯然微控制器本身的工作頻率就極大地限制了數(shù)據(jù)傳輸帶寬的進(jìn)一步提高，微控制器將成為制約整個(gè)系統(tǒng)速度提高的瓶頸。
故在此選用的是Cypress Semiconductor公司的EZ-USBFX2(CY7C68013A)USB2．0芯片，它集成了USB2．0收發(fā)器，串行接口引擎SIE和可編程的外圍接口。該芯片的另一大優(yōu)點(diǎn)就是提供了一種獨(dú)特架構(gòu)，使USB接口和應(yīng)用環(huán)境直接共享Slave FIFOs，微控制器無需參與數(shù)據(jù)傳輸，這樣就極大地提高了系統(tǒng)數(shù)據(jù)傳輸速率，如圖3所示。

由于FPGA的I／O管腳數(shù)目眾多，它在和A／D芯片及USB2．0芯片相連時(shí)，能夠按照優(yōu)化布線資源的方式進(jìn)行PCB布局設(shè)計(jì)，具體的連接方法在圖1中已經(jīng)給出。