嵌入式系統(tǒng)的PCIe時(shí)鐘分配

IDT解決方案分析

IDT的工程師通過(guò)菊鏈三個(gè)特性描述板以代表子卡：ICS841S32I板，然后是ICS8743008I板，最后一個(gè)也是ICS8743008I板，創(chuàng)建了解決方案的原型，見(jiàn)圖5。在第二個(gè)ICS8743008I輸出時(shí)進(jìn)行測(cè)量。卸載來(lái)自示波器的時(shí)鐘周期數(shù)據(jù)，然后由抖動(dòng)分析腳本進(jìn)行后處理。該腳本可進(jìn)行必要的頻域和時(shí)域分析。

2.5Gbps分析方法的結(jié)果為18.91ps。這一結(jié)果符合4.5倍的裕量的86ps的PCIe峰-峰相位抖動(dòng)指標(biāo)。對(duì)于5.0Gbps操作，PCIe規(guī)定了rms相位抖動(dòng)，而非峰-峰相位抖動(dòng)。這些結(jié)果也超出了規(guī)范：0.52psrms低頻帶和1.47ps高頻帶與3.1ps規(guī)范限制之比。

對(duì)于5.0Gbps工作，PCIe為頻域分析規(guī)定了兩個(gè)轉(zhuǎn)移函數(shù)和兩個(gè)頻率范圍。第一個(gè)轉(zhuǎn)移函數(shù)的極頻率為5MHz和16MHz，第二個(gè)轉(zhuǎn)移函數(shù)的極頻率為8MHz和16MHz。抖動(dòng)分析所得的兩個(gè)頻段為10KHz-1.5MHz(低頻帶)，1.5MHz-Nyquist(高頻帶)。Nyquist表示分析達(dá)到了基準(zhǔn)時(shí)鐘頻率的一半。例如，在100MHz時(shí)，頻域分析將達(dá)到50MHz。分析腳本會(huì)顯示每個(gè)頻率分析頻帶間兩個(gè)轉(zhuǎn)移函數(shù)間的最差情況。

本文小結(jié)

PCIe標(biāo)準(zhǔn)最初用于定義PC系統(tǒng)，但由于其低引腳數(shù)和可擴(kuò)展的高性能，很快成為幾乎所有應(yīng)用領(lǐng)域選擇的I/O接口。高速的基準(zhǔn)時(shí)鐘給希望利用PCIe元件的嵌入式系統(tǒng)工程師們提出了嚴(yán)峻的挑戰(zhàn)，他們需要分配、選擇兩個(gè)不同的符合規(guī)范的基準(zhǔn)時(shí)鐘速度。

這個(gè)測(cè)試解決方案有助于系統(tǒng)利用支持100MHz和125MHz基準(zhǔn)時(shí)鐘的元件，并通過(guò)一個(gè)M-LVDS差分對(duì)將其分配到系統(tǒng)的所有卡上。該解決方案也可以對(duì)卡進(jìn)行設(shè)置，因此這些卡可以在其應(yīng)用指令下作為主或端點(diǎn)操作，而且能插入系統(tǒng)的任何插槽。另外，這一解決方案降低了背板上基準(zhǔn)時(shí)鐘的工作頻率，放寬了該信號(hào)的路由限制和串?dāng)_性能。只要滿足2.5Gbps和5.0Gbps操作PCIe規(guī)范嚴(yán)格的抖動(dòng)要求，所有這些都可以用一個(gè)設(shè)計(jì)實(shí)現(xiàn)。