內(nèi)含低噪聲可編程增益放大器的24位∑-Δ模數(shù)轉(zhuǎn)換器

NC（1，21，27，28，33，37腳）：懸空；

PAG0～PGA4（2～6腳）：PGA和多路復(fù)合控制輸入，在重啟或硬件模式時(shí)，可用來設(shè)定CB0-CB4的邏輯電位和結(jié)構(gòu)寄存器中相應(yīng)的狀態(tài)位；

BW0～BW2（7～9腳）：輸出率控制端，在重啟或硬件模式時(shí)可用于設(shè)定數(shù)字濾波器的抽樣率和結(jié)構(gòu)寄存器中的相關(guān)狀態(tài)位；

H/S（10腳）：硬/軟件模式選擇端口，高電平時(shí)為硬件工作模式，低電平時(shí)，器件被設(shè)置為向結(jié)構(gòu)寄存器的寫時(shí)序或連續(xù)寫時(shí)序；

VL（11，22，44腳）：數(shù)字電源，額定3.36V或5V；

DGND（12，23，24，34腳）：數(shù)字地；

SCLK（13腳）：串行數(shù)據(jù)時(shí)鐘輸入端，可用于使DIN引腳的寫信號(hào)操作和DOUT引腳的讀信號(hào)操作同步傳輸；

DOUT（14腳）：串行數(shù)據(jù)輸出，在讀操作的開始時(shí)開始輸出，在SCLK的上升沿時(shí)數(shù)據(jù)改變，且在SLCK下降沿之前有效；

DRDY（15腳）：數(shù)據(jù)就緒，輸出為高電平時(shí)，數(shù)據(jù)準(zhǔn)備進(jìn)入輸出數(shù)據(jù)寄存器；輸出為低電平表示讀操作完成；

CS（16腳）：片選端，為低電平時(shí)，引腳DIN、DOUT、和SCLK被激活；為電平時(shí)，這些引腳無效；

R/W（17腳）：讀/寫選擇，設(shè)置為高電平且CS為低電平時(shí)，激活讀操作；設(shè)置為低電平時(shí)，可由DIN引腳進(jìn)行寫操作；

RSEL（18腳）：寄存器選擇，設(shè)置為高電平時(shí)，數(shù)字寄存器的轉(zhuǎn)換結(jié)構(gòu)由DOUT引腳輸出；設(shè)置為低電平時(shí)，狀態(tài)寄存器的內(nèi)容由DOUT引腳輸出；

DIN（19腳）：串行數(shù)據(jù)輸入，在讀操作時(shí)，可由輸入轉(zhuǎn)換寄存器向結(jié)構(gòu)寄存器載入，人最高位開始，在SCLK下降沿有效；

ERROR（20腳）：錯(cuò)誤標(biāo)志，輸出為低電平時(shí)，表示在調(diào)制器或數(shù)字濾波器中有錯(cuò)誤存在，此時(shí)狀態(tài)寄存器ERROR位置1；

RESET（25腳）：濾波器重啟，輸入高電平時(shí)，把狀態(tài)寄存器的有關(guān)錯(cuò)誤位清零，并設(shè)置結(jié)構(gòu)寄存器中有關(guān)硬件引腳的狀態(tài)位（此操作應(yīng)在供電狀態(tài)下進(jìn)行）；

PWRDN（26腳）：掉電硬件控制，PWRDN為高電平且SLKIN處于第一個(gè)下降沿時(shí)，處于掉電模式；

SCEL（29腳）：濾波器輸入選擇，該腳為高電平時(shí)，TDATA引腳作為數(shù)字濾波器的數(shù)據(jù)輸入；該腳為低電平時(shí)，MODATA引腳作為輸入；

TDATA（30腳）：測試數(shù)據(jù)輸入端，輸入測試數(shù)據(jù)到濾波器；

SYNC（31腳）：同步輸入，通過該引腳為AD1556數(shù)字濾波器清零，以便和濾波器卷積同步；

CLKIN（32腳）：時(shí)鐘輸入，額定頻率為1.024MHz；

MCLK（35腳）：調(diào)制器時(shí)鐘，用于提供調(diào)制器抽樣頻率，以CLKIN頻率的1/4抽樣；