摩爾定律“壽終正寢” 半導(dǎo)體行業(yè)發(fā)展靠什么？

　　《自然》雜志刊文稱，將于下月發(fā)布的下一份半導(dǎo)體技術(shù)路線圖將采用完全不同的方法。早在2014年，國際半導(dǎo)體技術(shù)路線圖組織已經(jīng)決定，下一份路線圖將不再依照摩爾定律?！　?/p>本文引用地址：http://m.butianyuan.cn/article/201602/287058.htm

 在“患病多年”后，摩爾定律于51歲“壽終正寢”。

　　1965年，英特爾聯(lián)合創(chuàng)始人戈登-摩爾(Gordon Moore)觀察到，集成電路中的元件集成度每12個月就能翻番。此外，確保每晶體管價格最低的單位芯片晶體管數(shù)量每12個月增長一倍。1965年，單位芯片50個晶體管可以帶來最低的每晶體管成本。摩爾預(yù)計，到1970年，單位芯片可集成1000個元件，而每晶體管成本則將下降90%。

　　在對數(shù)據(jù)進(jìn)行提煉和簡化之后，這一現(xiàn)象就被稱作“摩爾定律”：單位芯片晶體管數(shù)量每12個月增長一倍。

　　摩爾的觀察并非基于任何科學(xué)或工程原理。這僅僅反映了行業(yè)發(fā)展趨勢。然而，在隨后的發(fā)展中，半導(dǎo)體行業(yè)并沒有將摩爾定律當(dāng)作描述性、預(yù)測性的觀察，而是視為規(guī)定性、確定性的守則。整個行業(yè)必須實現(xiàn)摩爾定律預(yù)測的目標(biāo)。

　　計算設(shè)備體積隨著半導(dǎo)體工業(yè)發(fā)展呈指數(shù)式縮小

　　然而，實現(xiàn)這一目標(biāo)無法依靠僥幸。芯片開發(fā)是一個復(fù)雜過程，需要用到來自多家公司的機(jī)械、軟件和原材料。為了確保所有廠商根據(jù)摩爾定律制定同樣的時間表，整個行業(yè)遵循了共同的技術(shù)發(fā)展路線圖。由英特爾、AMD、臺積電、GlobalFoundries和IBM等廠商組成的行業(yè)組織半導(dǎo)體協(xié)會從1992年開始發(fā)布這樣的路線圖。1998年，半導(dǎo)體行業(yè)協(xié)會與全球其他地區(qū)的類似組織合作，成立了“國際半導(dǎo)體技術(shù)路線圖”組織。最近的一份路線圖于2013年發(fā)布。

　　摩爾定律提出的預(yù)測早在很久之前就已出現(xiàn)過問題。1975年，摩爾本人更新了摩爾定律，將半導(dǎo)體行業(yè)的發(fā)展周期從12個月增加至24個月。在隨后30年中，通過縮小芯片上元件的尺寸，芯片發(fā)展一直遵循著摩爾定律。

　　摩爾定律的終結(jié)

　　50年來芯片晶體管和工作頻率的指數(shù)式增長(注：縱坐標(biāo)為對數(shù)坐標(biāo))

　　然而到00年代，很明顯單純依靠縮小尺寸的做法正走到尾聲。不過，通過其他一些技術(shù)，芯片的發(fā)展仍然符合摩爾定律的預(yù)測。在90納米時代，應(yīng)變硅技術(shù)問世。在45納米時代，一種能提高晶體管電容的新材料推出。在22納米時代，三柵極晶體管使芯片性能變得更強(qiáng)大。

　　不過，這些新技術(shù)也已走到末路。用于芯片制造的光刻技術(shù)正面臨壓力。目前，14納米芯片在制造時使用的是193納米波長光。光的波長較長導(dǎo)致制造工藝更復(fù)雜，成本更高。波長13.5納米的遠(yuǎn)紫外光被認(rèn)為是未來的希望，但適用于芯片制造的遠(yuǎn)紫外光技術(shù)目前仍需要攻克工程難題。

　　即使遠(yuǎn)紫外光技術(shù)得到應(yīng)用，目前也不清楚，芯片集成度能有多大的提高。如果縮小至2納米，那么單個晶體管將只有10個原子大小，而如此小的晶體管可靠性很可能存在問題。即使這些問題得到解決，功耗也將繼續(xù)造成困擾。隨著晶體管的連接越來越緊密，芯片功耗將越來越大。