存在50年的摩爾定律正在失靈？

　　1965年，英特爾聯(lián)合創(chuàng)始人戈登-摩爾觀察到，集成電路中的元件集成度每12個月就能翻番。此外，確保每晶體管價格最低的單位芯片晶體管數(shù)量每12個月增長一倍。1965年，單位芯片50個晶體管可以帶來最低的每晶體管成本。摩爾預計，到1970年，單位芯片可集成1000個元件，而每晶體管成本則將下降90%。

　　在對數(shù)據(jù)進行提煉和簡化之后，這一現(xiàn)象就被稱作“摩爾定律”：單位芯片晶體管數(shù)量每12個月增長一倍。

　　摩爾的觀察并非基于任何科學或工程原理。這僅僅反映了行業(yè)發(fā)展趨勢。然而，在隨后的發(fā)展中，半導體行業(yè)并沒有將摩爾定律當作描述性、預測性的觀察，而是視為規(guī)定性、確定性的守則。整個行業(yè)必須實現(xiàn)摩爾定律預測的目標。

　　然而，實現(xiàn)這一目標無法依靠僥幸。芯片開發(fā)是一個復雜過程，需要用到來自多家公司的機械、軟件和原材料。為了確保所有廠商根據(jù)摩爾定律制定同樣的時間表，整個行業(yè)遵循了共同的技術(shù)發(fā)展路線圖。由英特爾、AMD、臺積電、GlobalFoundries和IBM等廠商組成的行業(yè)組織半導體協(xié)會從1992年開始發(fā)布這樣的路線圖。1998年，半導體行業(yè)協(xié)會與全球其他地區(qū)的類似組織合作，成立了“國際半導體技術(shù)路線圖”組織。最近的一份路線圖于2013年發(fā)布。

　　摩爾定律提出的預測早在很久之前就已出現(xiàn)過問題。1975年，摩爾本人更新了摩爾定律，將半導體行業(yè)的發(fā)展周期從12個月增加至24個月。在隨后30年中，通過縮小芯片上元件的尺寸，芯片發(fā)展一直遵循著摩爾定律。

　　摩爾定律的終結(jié)

　　然而進入21世紀后，很明顯單純依靠縮小尺寸的做法正走向窮途末路。不過，通過其他一些技術(shù)，芯片的發(fā)展仍然符合摩爾定律的預測。在90納米時代，應(yīng)變硅技術(shù)問世。在45納米時代，一種能提高晶體管電容的新材料推出。在22納米時代，三柵極晶體管使芯片性能變得更強大。

　　不過，這些新技術(shù)也已走到末路。用于芯片制造的光刻技術(shù)正面臨壓力。目前，14納米芯片在制造時使用的是193納米波長光。光的波長較長導致制造工藝更復雜，成本更高。波長13.5納米的遠紫外光被認為是未來的希望，但適用于芯片制造的遠紫外光技術(shù)目前仍需要攻克工程難題。

　　即使遠紫外光技術(shù)得到應(yīng)用，目前也不清楚，芯片集成度能有多大的提高。如果縮小至2納米，那么單個晶體管將只有10個原子大小，而如此小的晶體管可靠性很可能存在問題。即使這些問題得到解決，功耗也將繼續(xù)造成困擾。隨著晶體管的連接越來越緊密，芯片功耗將越來越大。

　　應(yīng)變硅和三柵極晶體管等新技術(shù)歷經(jīng)了10多年的研究才得到商用。遠紫外光技術(shù)被探討的時間更長。而成本因素也需要考慮。相應(yīng)于摩爾定律，業(yè)界還有一個洛克定律。根據(jù)后一定律，芯片制造工廠的成本每4年就會翻番。新技術(shù)的發(fā)展可能將帶來更高的芯片集成度，但制造這種芯片的工廠將付出高昂的造價。

　　近期，這些因素給芯片公司造成了現(xiàn)實問題。英特爾原計劃于2016年在Cannonlake處理器中改用10納米工藝，這小于當前Skylake芯片采用的14納米工藝。去年7月，英特爾調(diào)整了計劃。根據(jù)新計劃，英特爾將推出另一代處理器Kaby Lake，并沿用此前的14納米工藝。Cannonlake和10納米工藝仍在計劃之中，但被推遲至2017年下半年發(fā)布。

　　與此同時，新增的晶體管變得越來越難用。上世紀80至90年代，新增晶體管帶來的價值顯而易見。奔騰處理器的速度遠高于486處理器，而奔騰2代又遠好于奔騰1代。只要處理器升級，計算機性能就會有明顯的提升。然而在進入21世紀之后，這樣的性能提升逐漸變得困難。受發(fā)熱因素影響，時鐘頻率無法繼續(xù)提高，而單個處理器核心的性能只能實現(xiàn)增量式增長。因此，處理器正集成更多核心。從理論上來說，這提升了處理器的整體性能，但這種性能提升很難被軟件所利用。

　　“比摩爾更多”的新路線圖

　　這一系列困難表明，由摩爾定律驅(qū)動的半導體行業(yè)發(fā)展路線圖即將終結(jié)。但摩爾定律日薄西山并不意味著半導體行業(yè)進步的終結(jié)。

　　2014年，國際半導體技術(shù)路線圖組織決定，下一份路線圖將不再依照摩爾定律。新的路線圖不再專注于芯片內(nèi)部技術(shù)，而新方法被稱作“比摩爾更多”。例如，智能手機和物聯(lián)網(wǎng)的發(fā)展意味著，多樣化的傳感器和低功耗處理器的重要性將大幅提升。用于這些設(shè)備的高集成度芯片不僅需要邏輯處理和緩存模塊，還需要內(nèi)存和電源管理模塊，用于GPS、移動網(wǎng)絡(luò)和WiFi網(wǎng)絡(luò)的模擬器件，甚至陀螺儀和加速計等MEMS器件。

　　以往，這些不同類型的器件需要用到不同的制造工藝，以滿足不同需求。而新路線圖將提出，如何將這些器件集成在一起。整合不同制造工藝、處理不同原材料需要新的處理和支持技術(shù)。如果芯片廠商希望為這些新市場開發(fā)芯片，那么解決這些問題比提高芯片集成度更重要。

　　此外，新的路線圖還將關(guān)注新技術(shù)，而不僅是當前的硅CMOS工藝。英特爾已宣布，在達到7納米工藝之后，將不再使用硅材料。銻化銦和銦鎵砷化合物都有著不錯的前景。與硅相比，這些材料能帶來更快的開關(guān)速度，而功耗也較低。碳材料，無論是碳納米管還是石墨烯，也在繼續(xù)被業(yè)內(nèi)研究。

　　在許多備選材料中，二維材料“石墨烯”被看好。這種自旋電子材料通過翻轉(zhuǎn)電子自旋來計算，而不是通過移動電子。這種“毫伏特”量級(操作電壓比“伏特”量級的晶體管要低得多)的電子開關(guān)比硅材料開關(guān)的速度更快，而且發(fā)熱量更小。不過這種電子材料還未走出實驗室。

　　盡管優(yōu)先級下降，但縮小尺寸提高集成度的做法并未被徹底拋棄。在三柵極晶體管的基礎(chǔ)上，到2020年左右，“柵極全包圍”晶體管和納米線將成為現(xiàn)實。而到本世紀20年代中期，一體化3D芯片將出現(xiàn)，即在一整塊硅片上制作多層器件。

　　此外，另一種提高計算性能的方法是使用像“量子計算”這樣的技術(shù)，該技術(shù)有望加速某些特定問題的計算速度，還有一種“神經(jīng)計算”技術(shù)旨在模擬大腦的神經(jīng)元處理單元。 但是，這些替代性的技術(shù)可能需要很久才能走出實驗室。 而許多研究者認為，量子計算機將為小眾應(yīng)用提供優(yōu)勢，而不是用來取代處理日常任務(wù)的數(shù)字計算。去年年底，谷歌量子人工智能實驗室已證明：他們的D-Wave量子計算機處理某些特定問題，比普通計算機快一億倍。

　　如果集成度能獲得明顯提升，那么市場對速度更快的處理器的需求可能將再次爆發(fā)。