【E課題】怎樣挑選一個(gè)高速ADC

　　高速ADC的性能特性對(duì)整個(gè)信號(hào)處理鏈路的設(shè)計(jì)影響巨大。系統(tǒng)設(shè)計(jì)師在考慮ADC對(duì)基帶影響的同時(shí)，還必須考慮對(duì)射頻(RF)和數(shù)字電路系統(tǒng)的影響。由于ADC位于模擬和數(shù)字區(qū)域之間，評(píng)價(jià)和選擇的責(zé)任常常落在系統(tǒng)設(shè)計(jì)師身上，而系統(tǒng)設(shè)計(jì)師并不都是ADC專(zhuān)家。

　　還有一些重要因素用戶(hù)在最初選擇高性能ADC時(shí)常常忽視。他們可能要等到最初設(shè)計(jì)樣機(jī)將要完成時(shí)才能知道所有系統(tǒng)級(jí)結(jié)果，而此時(shí)已不太可能再選擇另外的ADC。

　　影響很多無(wú)線通信系統(tǒng)的重要因素之一就是低輸入信號(hào)電平時(shí)的失真度。大多數(shù)無(wú)線傳輸?shù)竭_(dá)ADC的信號(hào)電平遠(yuǎn)低于滿(mǎn)標(biāo)度輸入范圍。為確保多路傳輸信號(hào)的功率同時(shí)匯集到ADC輸入時(shí)不發(fā)生壓縮，信號(hào)鏈路的前端增益被設(shè)計(jì)成稍微低于ADC的滿(mǎn)標(biāo)度范圍。然而，幾乎所有高速ADC都保證其SFDR性能在輸入電平從滿(mǎn)標(biāo)度的 -1dB。此外，大多數(shù)數(shù)據(jù)表都有寬輸入幅度范圍內(nèi)典型的SFDR圖。用戶(hù)應(yīng)該仔細(xì)觀察該曲線，核實(shí)運(yùn)行是否穩(wěn)定和是否可預(yù)知。低輸入幅度上存在任何大步進(jìn)或鋸齒特性都表明ADC轉(zhuǎn)移函數(shù)中的系統(tǒng)非線性。由于轉(zhuǎn)移函數(shù)線性度和低輸入電平失真密切相關(guān)，對(duì)最大積分非線性(INL)有嚴(yán)格保證的ADC在低輸入幅度上一般會(huì)有更穩(wěn)定的失真性能。

　　選擇對(duì)INL、差分非線性(DNL)、SNR和SFDR等所有關(guān)鍵性能規(guī)格具保證最小或最大值限制的ADC是非常重要。這些規(guī)格在應(yīng)用的整個(gè)工作溫度范圍內(nèi)應(yīng)該得到保證。用戶(hù)特別需要留意這些關(guān)鍵參數(shù)是否僅在小溫度范圍內(nèi)或室溫下才能保證。高速ADC內(nèi)部的精確運(yùn)算放大器和快速比較器如果設(shè)計(jì)得不夠堅(jiān)固，它們?cè)跍囟茸兓瘯r(shí)可能會(huì)發(fā)生很大的變化。選擇沒(méi)有寬溫度范圍內(nèi)保證限制的ADC會(huì)給設(shè)計(jì)帶來(lái)不必要的風(fēng)險(xiǎn)。

　　解決方案的尺寸要求也很關(guān)鍵，因?yàn)槎际谢驹O(shè)計(jì)的PCB面積非常有限。由于使用QFN等小型扁平IC封裝縮減小了ADC本身的面積，總體解決方案面積實(shí)際上可能大得多。仔細(xì)察看所推薦的電路會(huì)發(fā)現(xiàn)很多高速ADC都需要大量電容值很大的電容器(如10μF)，這些電容器比ADC占用的PCB面積大得多。由于存在封裝連接線寄生電感，很多高速ADC需要此類(lèi)大外部電容器旁路電源和內(nèi)部基準(zhǔn)電路系統(tǒng)。要在最終產(chǎn)品中實(shí)現(xiàn)小體積，就要求ADC不僅采用小型封裝，而且還要使這些大的外部旁路電容器尺寸和數(shù)量最小化。

　　技術(shù)趨勢(shì)

　　除了新穎的電路設(shè)計(jì)技術(shù)，工藝的進(jìn)步在低功率高速ADC的開(kāi)發(fā)中同樣重要。特別值得一提的是，由于數(shù)字技術(shù)最初的驅(qū)使，硅技術(shù)工藝不斷調(diào)整，采用CMOS工藝制造的ADC也因此受益匪淺。

　　就模擬電路設(shè)計(jì)而言，CMOS工藝調(diào)整的關(guān)鍵優(yōu)勢(shì)在于更低的功率和更高的速度運(yùn)作。與僅消耗動(dòng)態(tài)功率的傳統(tǒng)數(shù)字CMOS電路不同，ADC消耗的大部分功率都是靜態(tài)電流用來(lái)偏置放大器和比較器等模擬電路引起的。對(duì)給定的模擬偏置電流，更短的通道長(zhǎng)度(L)工藝為晶體管提供更高的跨導(dǎo)(gm)，這是器件性能的一個(gè)關(guān)鍵衡量指標(biāo)。更小的晶體管尺寸也使器件的寄生電容更小。在高速ADC的每一種流水線級(jí)上，精確運(yùn)算放大器等關(guān)鍵電路的模擬穩(wěn)定速度極大程度上由晶體管gm決定。因此，在給定總偏置電流情況下，縮短L會(huì)使工作速度更快。另一個(gè)好處是，電源電壓通常隨著L縮短而降低，因此即使模擬偏置電流保持不變，總體功耗也會(huì)降低。通過(guò)工藝精細(xì)程度的調(diào)整，ADC設(shè)計(jì)師可以靈活地在給定功率級(jí)別上提高速度或在給定速度時(shí)降低功率。

　　然而，模擬電路的工藝調(diào)整存在一個(gè)嚴(yán)重的缺點(diǎn)。由于降低了電源電壓，ADC的滿(mǎn)標(biāo)度輸入范圍也必須降低，以便為運(yùn)算放大器等模擬電路系統(tǒng)提供足夠的電壓空間。更小的輸入范圍導(dǎo)致更低的信號(hào)功率，SNR會(huì)隨著工藝調(diào)整而下降。低功率、高性能設(shè)計(jì)方案的挑戰(zhàn)還在于降低ADC產(chǎn)生的噪聲，以保持足夠的信噪比。

　　凌力爾特低功率高性能ADC介紹

　　很明顯，低功率、高性能是市場(chǎng)上用戶(hù)的主要要求。為滿(mǎn)足市場(chǎng)需求，凌特公司新近推出了幾個(gè)高速ADC系列。

　　LTC2224/2222/2223是引腳兼容的3.3V 12位135/105/80Msps ADC，并為欠采樣而優(yōu)化。LTC2224系列在輸入頻率高達(dá)140MHz時(shí)具有超過(guò)67.5dB的SNR和80dB的SFDR，而在135Msps時(shí)僅消耗630mW功率。該高度優(yōu)化的跟蹤與保持設(shè)計(jì)對(duì)高達(dá)400MHz的輸入頻率持續(xù)保持超過(guò)65dB的SNR和75dB的SFDR，在低功率時(shí)具有極佳的欠采樣性能。圖2概括了LTC2224的高頻性能。即使是那些消耗功率高得多的器件也極少在高輸入頻率時(shí)具有如此的欠采樣性能。如圖3所示，就12位ADC而言，該ADC轉(zhuǎn)移函數(shù)的線性度也很高，可與很多14位器件媲美。如同干凈的轉(zhuǎn)移函數(shù)預(yù)料，小輸入幅度時(shí)的失真性能也相當(dāng)穩(wěn)定。LTC2224系列非常適合要求低功率和卓越欠采樣性能的WCDMA PA線性化應(yīng)用。

　　圖2