摩爾定律走到28nm制程節(jié)點就好?
就如同我們在兩年多以前所預(yù)測,IC產(chǎn)業(yè)正分頭發(fā)展,只有少數(shù)產(chǎn)品積極追求微縮至7奈米制程節(jié)點,但大多數(shù)的設(shè)計仍停留在28奈米或更舊的節(jié)點。
本文引用地址:http://m.butianyuan.cn/article/201608/296274.htm筆者曾在2014年的一篇文章中(參考閱讀)指出,摩爾定律(Moore's Law)的最后一個節(jié)點已經(jīng)確認,就是28奈米;那篇文章寫道:“在28奈米之后,我們能繼續(xù)把電晶體做得更小、但卻無法更便宜;”如下圖三星(Samsung)在近期舉行的Semicon West 2016大會上的簡報所描述的。
英特爾(Intel)也曾經(jīng)表示未來半導(dǎo)體制程節(jié)點的演進時間將會拉長,但該公司聲稱電晶體的成本仍能維持下降;不過英特爾在晶圓代工領(lǐng)域未有令人印象深刻的成就,顯示情況并非如此。
在另外一篇部落格文章中(參考閱讀),作者提到:“英特爾會聲稱他們的10奈米與7奈米節(jié)點比其他晶圓代工業(yè)者(如臺積電與三星)更好,但這一點需要在晶片層級以PAAC ──功耗(power)、性能(performance)、面積(area)與成本(cost)──為基準(zhǔn)來佐證;在每一個制程節(jié)點,其他晶圓代工業(yè)者在SoC的PPAC都擊敗了英特爾,我不預(yù)期這在10奈米或7奈米節(jié)點會有所改變?!?/p>
這些討論現(xiàn)在看起來都太理論,但先進制程節(jié)點元件的實際工程成本,已經(jīng)證明對產(chǎn)業(yè)界大多數(shù)廠商來說都太昂貴;因此如各方之預(yù)測,半導(dǎo)體產(chǎn)業(yè)確實已經(jīng)分頭發(fā)展,只有少數(shù)會追求微縮至7奈米,而大多數(shù)仍維持采用28奈米或更舊節(jié)點的設(shè)計。
下圖是一位半導(dǎo)體產(chǎn)業(yè)資深編輯Ed Sperling在最近發(fā)表的一篇部落格文章(參考閱讀)中所引用的,從每一季臺積電(TSMC)財報統(tǒng)計出的先進制程節(jié)點營收變化;從中或許更可以看出,已經(jīng)有50年歷史的摩爾定律是真的已到盡頭,產(chǎn)業(yè)界現(xiàn)在要面對一個全新的現(xiàn)實。
類似的趨勢觀察也來自于Mentor Graphics一位作者的部落格文章(參考閱讀):“65奈米及以上的制程節(jié)點,仍占據(jù)整體晶圓產(chǎn)量約43%、或是48%的晶圓廠產(chǎn)能;更明顯的趨勢是,65奈米及以上節(jié)點占據(jù)所有初始設(shè)計(design starts)的近85% (如下圖);顯然成熟制程節(jié)點仍然不會在短時間之內(nèi)功成身退?!?/p>
這對創(chuàng)新來說是個好消息,因為多樣化的選擇有助于支持新想法以及新技術(shù),例如3D NAND、FD-SOI、MEMS…等等,這些技術(shù)能為新興的物聯(lián)網(wǎng)(IoT)應(yīng)用實現(xiàn)新產(chǎn)品。
評論