對(duì)模擬電路中上下拉電阻作用的一點(diǎn)小總結(jié)

　　一、定義

　　上拉是對(duì)器件注入電流，下拉是輸出電流;弱強(qiáng)只是上拉電阻的阻值不同，沒(méi)有什么嚴(yán)格區(qū)分;對(duì)于非集電極(或漏極)開路輸出型電路(如普通門電路)提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。

　　二、上下拉電阻作用：

　　1、提高電壓準(zhǔn)位：a.當(dāng)TTL電路驅(qū)動(dòng)COMS電路時(shí)，如果TTL電路輸出的高電平低于COMS電路的最低高電平(一般為3.5V)， 這時(shí)就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。b.OC門電路必須加上拉電阻，以提高輸出的搞電平值。

　　2、加大輸出引腳的驅(qū)動(dòng)能力，有的單片機(jī)管腳上也常使用上拉電阻。

　　3、N/A pin防靜電、防干擾：在COMS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產(chǎn)生降低輸入阻抗， 提供泄荷通路。同時(shí)管腳懸空就比較容易接受外界的電磁干擾。

　　4、電阻匹配，抑制反射波干擾：長(zhǎng)線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。

　　5、預(yù)設(shè)空間狀態(tài)/缺省電位：在一些 CMOS 輸入端接上或下拉電阻是為了預(yù)設(shè)缺省電位. 當(dāng)你不用這些引腳的時(shí)候, 這些輸入端下拉接 0 或上拉接 1。在I2C總線等總線上，空閑時(shí)的狀態(tài)是由上下拉電阻獲得

　　6. 提高芯片輸入信號(hào)的噪聲容限：輸入端如果是高阻狀態(tài)，或者高阻抗輸入端處于懸空狀態(tài)，此時(shí)需要加上拉或下拉，以免收到隨機(jī)電平而影響電路工作。同樣如果輸出 端處于被動(dòng)狀態(tài)，需要加上拉或下拉，如輸出端僅僅是一個(gè)三極管的集電極。從而提高芯片輸入信號(hào)的噪聲容限增強(qiáng)抗干擾能力。

　　{電源到元件間的叫上拉電阻,作用是平時(shí)使該腳為高電平

　　地到元件間的叫下拉電阻,作用是平時(shí)使該腳為低電平

　　上拉電阻和下拉電阻的范圍由器件來(lái)定(我們一般用10K)

　　+Vcc

　　+------+=上拉電阻

　　|+-----+

　　|元件|

　　|+-----+

　　+------+=下拉電阻

　　-Gnd

　　一般來(lái)說(shuō)上拉或下拉電阻的作用是增大電流，加強(qiáng)電路的驅(qū)動(dòng)能力

　　比如說(shuō)51的p1口

　　還有，p0口必須接上拉電阻才可以作為io口使用

　　上拉和下拉的區(qū)別是一個(gè)為拉電流，一個(gè)為灌電流

　　一般來(lái)說(shuō)灌電流比拉電流要大

　　也就是灌電流驅(qū)動(dòng)能力強(qiáng)一些}

　　三、上拉電阻阻值的選擇原則包括:

　　1、從節(jié)約功耗及芯片的灌電流能力考慮應(yīng)當(dāng)足夠大;電阻大，電流小。

　　2、從確保足夠的驅(qū)動(dòng)電流考慮應(yīng)當(dāng)足夠小;電阻小，電流大。

　　3、對(duì)于高速電路，過(guò)大的上拉電阻可能邊沿變平緩。綜合考慮

　　以上三點(diǎn),通常在1k到10k之間選取。對(duì)下拉電阻也有類似道理

　　四、原理：

　　上拉電阻實(shí)際上是集電極輸出的負(fù)載電阻。不管是在開關(guān)應(yīng)用和模擬放大，此電阻的選則都不是拍腦袋的。工作在線性范圍就不多說(shuō)了，在這里是討論的是晶體管是開關(guān)應(yīng)用，所以只談開關(guān)方式。找個(gè)TTL器件的資料單獨(dú)看末級(jí)就可以了，內(nèi)部都有負(fù)載電阻根據(jù)不同驅(qū)動(dòng)能力和速度要求這個(gè)電阻值不同，低功耗的電阻值大，速度快的電阻值小。但芯片制造商很難滿足應(yīng)用的需要不可能同種功能芯片做許多種。