機(jī)載高清視頻處理模塊的設(shè)計(jì)與實(shí)現(xiàn)

摘要：現(xiàn)代飛機(jī)中各種信息傳感器的使用越來越廣泛，座艙顯示系統(tǒng)需要處理的數(shù)據(jù)也越來越多。為了使飛行員能夠認(rèn)讀更多更清晰地視頻信息，研究了機(jī)載高清視頻處理模塊的硬件設(shè)計(jì)和邏輯軟件算法。在座艙顯示系統(tǒng)中實(shí)現(xiàn)了高清視頻的顯示，包括高清視頻的縮放和疊加。滿足系統(tǒng)對(duì)高清視頻處理的要求。

0 引言

現(xiàn)代飛機(jī)座艙顯示技術(shù)的發(fā)展日新月異，需要顯示各種傳感器信息的數(shù)據(jù)已經(jīng)達(dá)到海量規(guī)模。飛行員在不同飛行時(shí)段獲得的信息也越來越多，為了使飛行員能夠在某特定的飛行時(shí)段認(rèn)讀和處理更為精確的信息，并且各種傳感器信息融合在同一個(gè)坐標(biāo)系中，因此需要研究機(jī)載環(huán)境中高清視頻處理技術(shù)，研究在較大尺寸的顯示器上顯示處理高清視頻信號(hào)。

高清視頻處理模塊位于顯示分系統(tǒng)中，加速顯示高清視頻信號(hào)，實(shí)現(xiàn)高清視頻的縮放和疊加。滿足了飛行員對(duì)大尺寸和高清晰視頻顯示的需求。模塊接收顯示命令和視頻數(shù)據(jù)，將融合信息加速顯示到顯示器上，同時(shí)接收解碼兩路高清外視頻信號(hào)，在FPGA芯片中實(shí)現(xiàn)內(nèi)視頻和外視頻的運(yùn)算處理，包括縮放和疊加，并且將處理后的視頻信息按照不同的要求輸出到顯示器上。

1 高清視頻處理模塊系統(tǒng)結(jié)構(gòu)

高清視頻處理模塊內(nèi)部包含圖形處理器，它接收顯示命令和數(shù)據(jù)，加速渲染圖形畫面，輸出為高清視頻信號(hào)，在FPGA中運(yùn)算融合外視頻信號(hào)，兩路分別輸出到外部顯示器上，視頻格式分別為高清LVDS和高清DVI。

高清視頻處理模塊主要功能電路包括圖形處理器電路、視頻疊加和縮放邏輯電路、編解碼電路和供電復(fù)位時(shí)鐘電路。模塊系統(tǒng)組成框圖如圖1所示。

2 高清視頻處理模塊硬件電路設(shè)計(jì)

2.1 圖形處理器電路

圖形處理器電路主要負(fù)責(zé)內(nèi)部高清視頻的生成和視頻輸出控制。它將繪圖數(shù)據(jù)和命令通過二維和三維圖形加速管線加速生成并且存儲(chǔ)在顯存中，輸出控制部件將顯存中的數(shù)據(jù)按照相應(yīng)格式輸出視頻信號(hào)。

圖形處理器選用AMD公司的M9000芯片，該芯片支持高清視頻處理，支持二維和三維圖形硬件加速，OpenGL圖形接口標(biāo)準(zhǔn)，工作頻率高達(dá)250MHz，64MByte的顯存容量，兩路獨(dú)立的顯示輸出通道，可選擇LVDS、DVI、VGA、TV和并行LCD接口。本設(shè)計(jì)中，圖形處理器生成內(nèi)部視頻信號(hào)分辨率為1920×1080，刷新頻率為60Hz。

2.2 視頻疊加和縮放邏輯電路

視頻疊加和縮放邏輯電路包括FPGA和SRAM兩部分電路，完成內(nèi)視頻和外視頻的疊加運(yùn)算和縮放。從FPGA的角度計(jì)算，其功能接口包括，一路高清內(nèi)視頻信號(hào)，由圖形處理器生成，兩路高清外視頻信號(hào)，經(jīng)過解碼器解碼后輸出到FPGA芯片中，一路高清DVI視頻輸出，對(duì)外輸出一路高清DVI信號(hào)，一路雙LVDS視頻輸出，滿足高清LVDS信號(hào)輸出到液晶顯示器上，最后是SRAM緩存部分，實(shí)現(xiàn)視頻信號(hào)緩存功能。

基于FPGA功能接口數(shù)量和模塊功耗的要求，本設(shè)計(jì)選擇XILINX公司的SPARTAN-6系列中的XC6SLX150-2FGG9001芯片。該片共有147443個(gè)邏輯處理單元，可使用的I/O管腳多達(dá)576個(gè)，邏輯資源相當(dāng)豐富，能夠滿足高清視頻縮放和疊加功能對(duì)邏輯資源的需求。

SRAM存儲(chǔ)器用來緩沖視頻信息，它用觸發(fā)器存儲(chǔ)信息，觸發(fā)器在信息讀出后可以保持原有的狀態(tài)，因此SRAM不需要再生。即使DRAM的集成度比SRAM高，并且功耗小，價(jià)格低，但是目前SRAM容量在增大，速度比DRAM高，時(shí)序控制比DRAM簡單。最重要的是SRAM作為存儲(chǔ)芯片比較穩(wěn)定，因此本設(shè)計(jì)選擇CYPRESS公司的SRAMCY7C1470BV33-167AXI作為視頻信號(hào)緩存。模塊采用6片SRAM，該芯片存儲(chǔ)容量為2 M×36 bits，3.3V供電，支持167MHz的總線操作，工作溫度為-40℃到+85℃，滿足視頻緩存的需求。

2.3 編解碼電路

編解碼電路由解碼電路和編碼電路組成。解碼電路主要完成兩路高清數(shù)字DVI視頻的解碼功能，將解碼后符合類VESA視頻時(shí)序的數(shù)字RGB信號(hào)傳輸?shù)紽PGA中。解碼電路采用兩片AD公司的ADV7162。該芯片為雙通道高清數(shù)字DVI解碼器，支持HDMI標(biāo)準(zhǔn)1.4a，具有可編程均衡器，每一個(gè)HDMI接口支持5V供電和熱插拔檢測(cè)，工作頻率高達(dá)225 MHz，工作溫度為-40℃到+85℃。

編碼器電路完成兩路視頻的編碼功能，分別將FPGA輸出的數(shù)字RGB視頻信號(hào)編碼轉(zhuǎn)換成一路雙LVDS信號(hào)和一路高清DVI信號(hào)。雙LVDS信號(hào)直接驅(qū)動(dòng)液晶顯示器，物理鏈路共有2對(duì)差分時(shí)鐘線和8對(duì)差分?jǐn)?shù)據(jù)線，它從FPGA接收并行數(shù)字RGB信號(hào)轉(zhuǎn)換成串行LVDS信號(hào)。該編碼器采用NI公司的DS90C387來完成雙LVDS信號(hào)的編碼和發(fā)送功能，該芯片支持單像素和雙像素兩種數(shù)據(jù)傳輸方式，能將48bit并行TTL數(shù)據(jù)(雙24位色像素)轉(zhuǎn)換成8對(duì)LVDS差分?jǐn)?shù)據(jù)線，雙像素速率最高支持112MHz，能夠滿足1080p高清視頻的編碼和驅(qū)動(dòng)傳輸?shù)囊蟆?/p>

另一路高清DVI信號(hào)同樣是從FPGA芯片接收并行數(shù)字RGB信號(hào)后編碼轉(zhuǎn)換而來，所承載的邏輯傳輸內(nèi)容和雙LVDS信號(hào)通路相同，不同的是它將并行數(shù)字RGB視頻編碼成串行差分的TMDS物理鏈路信號(hào)，編碼器采用AD公司的ADV7513，該芯片是一款高分辨率多媒體接口編碼器，支持DVI的v1.4協(xié)議，其并行發(fā)送時(shí)鐘高達(dá)165MHz，支持1080p的視頻編碼，滿足編碼格式和高清分辨率的要求。

2.4 供電復(fù)位時(shí)鐘電路

供電復(fù)位時(shí)鐘電路完成高清視頻處理模塊的電源設(shè)計(jì)、時(shí)鐘設(shè)計(jì)和系統(tǒng)復(fù)位功能。本模塊采用單+5V供電，需要輸入電流大約4安培，模塊內(nèi)部各個(gè)芯片需要1.2V、1.8V、2.5V和3.3V四種電壓，所有芯片沒有上電順序的要求，因此可以使用兩路開關(guān)電源轉(zhuǎn)換芯片LTM4616實(shí)現(xiàn)。

時(shí)鐘電路提供支持模塊需要的時(shí)鐘頻率，本設(shè)計(jì)中高清DVI解碼器需要28.63636MHz的時(shí)鐘頻率，圖形處理器和FPGA芯片需要25MHz和27MHz的時(shí)鐘頻率。這三種時(shí)鐘均由相應(yīng)頻點(diǎn)的晶振產(chǎn)生。

穩(wěn)定的復(fù)位電路是模塊穩(wěn)定工作的前提，本設(shè)計(jì)提供手動(dòng)復(fù)位、上電復(fù)位和電源監(jiān)控。當(dāng)這三種復(fù)位條件之一具備時(shí)，均會(huì)復(fù)位模塊。

3 視頻疊加和縮放邏輯算法思想

3.1 視頻畫面縮放邏輯設(shè)計(jì)

高清視頻處理模塊需要在FPGA中實(shí)現(xiàn)的邏輯功能主要有視頻信號(hào)的疊加和縮放，和兩路視頻信號(hào)的輸出控制功能。它接收兩路高清外視頻信號(hào)，經(jīng)過碼流的解析后存儲(chǔ)在SRAM中。接下來完成縮放功能，將兩路外視頻分辨率1920×1080的高清視頻縮小到960×1080，然后將縮小的畫面拼接成一幅畫面，即拼接后的分辨率為1920×1080，接下來將內(nèi)視頻和拼接后的畫面透明疊加在一起，構(gòu)成一幅新畫面。最后，輸出控制邏輯將疊加后的視頻分別以雙LVDS和DVI格式輸出到編碼器，完成整個(gè)邏輯運(yùn)算功能。圖2邏輯運(yùn)算流程框圖。

高清視頻處理模塊對(duì)視頻信號(hào)的縮放處理采用三次卷積法。該方法不同于常用的最近鄰域法和雙線性插值法。最近鄰域法是通過反向變換得到一個(gè)浮點(diǎn)坐標(biāo)，對(duì)其簡單的取整后得到一個(gè)整數(shù)型坐標(biāo)，這個(gè)整數(shù)型坐標(biāo)就是目的像素的像素值，最鄰近插值簡單直觀，但得到的圖像質(zhì)量不高。雙線性插值算法的思想是目標(biāo)圖像中新創(chuàng)造的像素點(diǎn)值是由源圖像位置在它附近的2×2區(qū)域4個(gè)鄰近像素的值加權(quán)平均計(jì)算得出的。雙線性插值算法獲得的圖像質(zhì)量較高，不會(huì)出現(xiàn)像素點(diǎn)不連續(xù)的情況。但該方法低通濾波功能較好，高頻分量會(huì)受損，所以可能會(huì)使圖像輪廓在一定程度上變得模糊。三次卷積法克服了以上兩種方法的不足，它輸出圖像的每一個(gè)像素都是原圖16個(gè)像素(4×4)運(yùn)算的結(jié)果。在使用三次卷積插值時(shí)，目標(biāo)點(diǎn)的值借助周圍的16個(gè)已知的像素點(diǎn)的值重采樣計(jì)算得到。該方法圖像質(zhì)量較高，同時(shí)保留了高頻成分。

3.2 視頻疊加邏輯算法

本設(shè)計(jì)中，視頻疊加實(shí)現(xiàn)了內(nèi)視頻信號(hào)和拼接后的外視頻的透明疊加。這種方法能夠?qū)⒏嗟母咔逦膬?nèi)容顯示出來，并且疊加的兩部分的分辨率是相同的。采用的疊加方法是成熟的阿爾法混合疊加法，其特點(diǎn)是疊加后能夠同時(shí)看到兩幅視頻畫面。該算法的思想可以描述為：

目標(biāo)象素=圖像1象素×α+圖像2象素×(1-α)(1)

上述公式(1)中，α為疊加因子，當(dāng)α取0.5時(shí)，疊加效果是半透明疊加。

4 性能結(jié)果及分析

高清視頻處理模塊實(shí)現(xiàn)了高清晰大分辨率視頻信號(hào)的處理功能，圖形處理器能夠加速渲染HDMI視頻信號(hào)，兩路高清外視頻實(shí)現(xiàn)了縮放和拼接，分辨率從1920×1080縮放到960×1080，在將兩幅畫面拼接在一起，形成一個(gè)分辨率為1920×1080的新的視頻畫面，最后將拼接后的畫面和內(nèi)視頻透明疊加在一起，完成了整個(gè)視頻信號(hào)的邏輯運(yùn)算，滿足了顯示分系統(tǒng)的要求。

5 結(jié)束語

高清視頻處理模塊主要完成了高清晰大分辨率的視頻運(yùn)算和處理。將傳統(tǒng)的標(biāo)清視頻升級(jí)為高清畫面，分辨率達(dá)到1920x1080。它通過顯示分系統(tǒng)，將運(yùn)算后的高清畫面輸出顯示在高清顯示器上。它增強(qiáng)了視頻信息的可讀性，增加了飛行員的認(rèn)讀范圍和清晰度，有利于飛行員有效的了解綜合態(tài)勢(shì)，做出正確的決策。