高性能與低功耗助PLD挑戰(zhàn)消費電子領(lǐng)域

作者：張宇清

可編程邏輯器件(PLD)的兩種主要類型是現(xiàn)場可編程門陣列(FPGA)和復(fù)雜可編程邏輯器件(CPLD)。根據(jù)半導(dǎo)體行業(yè)協(xié)會提供的數(shù)據(jù)，PLD現(xiàn)在是半導(dǎo)體行業(yè)中增長最快的領(lǐng)域之一，高性能PLD現(xiàn)在已經(jīng)從采用最先進的標準單元技術(shù)制造的固定邏輯器件手中奪得部分市場份額。而消費電子則是PLD正在快速增長的應(yīng)用領(lǐng)域。

PLD行業(yè)最近出現(xiàn)了很多新變化。以往，PLD更多是用在一些特殊產(chǎn)品中，例如低成本原型，或者像路由器這樣的小批量產(chǎn)品。而今天，PLD則更多涉足消費電子領(lǐng)域。

PLD快速滲透消費電子市場

在摩爾定律的作用下，隨著電子技術(shù)向新一代技術(shù)發(fā)展，即便在大批量產(chǎn)品的設(shè)計中，可編程器件也將變得越來越有競爭力，這正是賽靈思公司在2007年擴大亞太區(qū)總部新加坡研發(fā)設(shè)計團隊的原因之一，擴大后的研發(fā)團隊還將針對大批量、低成本的應(yīng)用設(shè)計FPGA。其中一個新項目就是開發(fā)低端的、大批量的FPGA，專門針對消費市場。目前，賽靈思的產(chǎn)品已經(jīng)用在數(shù)字高清電視、高級機頂盒與電纜等設(shè)備中。眾所周知，消費市場的產(chǎn)品如今主要是在亞洲生產(chǎn)，消費電子產(chǎn)品的吸引力越來越大，這種吸引力主要來自亞洲用戶的需求。

預(yù)計2008年又將是一個快速增長的年份，特別是在消費和汽車領(lǐng)域。平板顯示是電子行業(yè)中另一個增長最快的領(lǐng)域，根據(jù)iSuppli的數(shù)據(jù)，全球液晶電視和等離子電視的出貨量到2009年將達到近8000萬臺。FPGA在支持這些顯示技術(shù)背后的眾多關(guān)鍵技術(shù)方面扮演了關(guān)鍵角色，平板顯示市場成為賽靈思公司快速增長的市場之一。

隨著便攜式電子設(shè)備制造商不斷向市場推出新產(chǎn)品，移動設(shè)備也為PLD帶來巨大的機會。今天的設(shè)計人員越來越多地將視野轉(zhuǎn)向ASIC(專用集成電路)和ASSP(專用標準產(chǎn)品)的固定架構(gòu)之外，以充分利用可編程邏輯內(nèi)在的設(shè)計靈活性和上市時間優(yōu)勢。除了需要更高的性能以外，消費者現(xiàn)在還需要更高的易用性——iPhone就是一個很好的例子。PLD使得設(shè)計人員能夠利用易用性特點使產(chǎn)品在市場上脫穎而出，同時還可以加快產(chǎn)品推向市場的速度。遵循摩爾定律的穩(wěn)定行進，PLD現(xiàn)在可以同時滿足這一快速增長的移動設(shè)備市場對成本和功耗方面的苛刻要求。

FPGA產(chǎn)品凸顯性能優(yōu)勢

賽靈思有兩個系列產(chǎn)品是面向消費應(yīng)用的：Spartan-3系列FPGA和 CoolRunner-II CPLD。Spartan系列提供了多個面向領(lǐng)域優(yōu)化的FPGA平臺來滿足成本效率方面的需求。而競爭廠商對于所有應(yīng)用僅提供一種平臺，單一平臺的問題是客戶需要為芯片上特定應(yīng)用并不需要的電路支付一定的成本，因此成本效率低。

Spartan-3A以及更新的系列產(chǎn)品提供了豐富的功能來降低客戶的總體系統(tǒng)成本，并將所需要的電源軌數(shù)量減少到兩個，而我們最接近的競爭對手的產(chǎn)品也需要四個電源軌。電源軌越多，就意味著需要更多的穩(wěn)壓器和分立器件，也就意味著設(shè)計更復(fù)雜，電路板成本更高。

賽靈思的FPGA產(chǎn)品比競爭產(chǎn)品擁有更寬的供電電壓范圍，而窄供電電壓范圍需要成本更高的穩(wěn)壓器。賽靈思FPGA器件通過高度集成可支持業(yè)界最廣泛的I/O 標準選擇，因此在許多設(shè)計中不再需要外圍器件，從而進一步節(jié)約了成本。賽靈思提供業(yè)界最廣泛的FPGA器件和封裝選擇。對于大多數(shù)消費應(yīng)用，賽靈思提供的 MicroBlaze針對嵌入式和控制應(yīng)用的微處理器進一步減少了對外部MCU(微控制器)的需要，免費的RTOS(實時多任務(wù)操作系統(tǒng))支持(如 uCLinux)可幫助客戶將總體成本降到最低。Spartan-3A平臺系列器件支持系列內(nèi)器件以及與Spartan-3AN系列器件的引腳對引腳 (pin-to-pin)移植，這在FPGA行業(yè)還是首創(chuàng)?？蛻舨恍枰匦略O(shè)計電路板就可以采用不同密度范圍的器件。Spartan還是第一個支持客戶專用I/O接口的FPGA，如目前數(shù)字顯示領(lǐng)域常用的TMDS(最小化傳輸差分信號)和RSDS(低擺幅差分信號傳輸)。根據(jù)我們的經(jīng)驗，大多數(shù)消費應(yīng)用需要的FPGA密度范圍都在160萬門上下。賽靈思的CoolRunner-II CPLD是全球成本最低的低功耗CPLD，并且采用了最小的晶圓規(guī)模封裝(如4mm×4mm)。

低功耗堪與專用電路匹敵

對于數(shù)字顯示、機頂盒和無線路由器等大多數(shù)消費應(yīng)用來說，低的待機和靜態(tài)功耗非常重要。Spartan-3A提供了比競爭產(chǎn)品更多的節(jié)電工作模式。懸掛節(jié)電模式下FPGA可快速喚醒，不需要等待配置時間，同時可節(jié)省待機電耗高達80%。休眠模式可節(jié)省待機電耗高達99%，這一水平是最接近競爭對手產(chǎn)品所采用的停止時鐘所不能夠達到的。即使對最接近的競爭廠商來說，為了仿真實現(xiàn)上述兩種模式，他們都需要采用外部電源管理芯片。

而 Spartan-3A的電源軌設(shè)計就考慮到將外部器件的使用減到最少，如去耦濾波電路、鉭電容和鐵氧體磁珠(Ferrite Bead)等，因此可以降低系統(tǒng)成本和功耗。高度集成的I/O不再需要驅(qū)動器、緩沖器和電平移位器，從而可進一步節(jié)約功耗。在低功耗模式下，F(xiàn)PGA供電電壓可降低至1伏，而對于競爭產(chǎn)品來說實現(xiàn)這一點非常具有挑戰(zhàn)性，代價也比較昂貴。在最近的功耗基準測試中，Spartan-3A的靜態(tài)功耗比競爭對手 65納米系列的產(chǎn)品還低。功率驅(qū)動的編譯器和軟件優(yōu)化也會幫助客戶在設(shè)計中進一步降低功耗。未來，F(xiàn)PGA軟件、工藝和高級低功耗模式相結(jié)合的組合技術(shù)將會使功耗能夠與ASIC和ASSP器件的功耗相匹敵。