Verilog HDL硬件描述語(yǔ)言：task和function說(shuō)明語(yǔ)句的區(qū)別

task和function說(shuō)明語(yǔ)句的區(qū)別

task和function說(shuō)明語(yǔ)句分別用來(lái)定義任務(wù)和函數(shù)。利用任務(wù)和函數(shù)可以把一個(gè)很大的程序模塊分解成許多較小的任務(wù)和函數(shù)便于理解和調(diào)試。輸入、輸出和總線信號(hào)的值可以傳入或傳出任務(wù)和函數(shù)。

任務(wù)和函數(shù)往往是大的程序模塊中在不同地點(diǎn)多次用到的相同的程序段。學(xué)會(huì)使用task和function語(yǔ)句可以簡(jiǎn)化程序的結(jié)構(gòu)，使程序明白易懂，是編寫(xiě)大型模塊的基本功。

任務(wù)和函數(shù)有些不同，主要的不同有以下4點(diǎn)。

(1)函數(shù)只能與主模塊共用同一個(gè)仿真時(shí)間單位，而任務(wù)可以定義自己的仿真時(shí)間單位。

(2)函數(shù)不能啟動(dòng)任務(wù)，而任務(wù)能啟動(dòng)其他任務(wù)和函數(shù)。

(3)函數(shù)至少要有一個(gè)輸入變量，而任務(wù)可以沒(méi)有或有多個(gè)任何類型的變量。

(4)函數(shù)返回一個(gè)值，而任務(wù)則不返回值。

函數(shù)的目的是通過(guò)返回一個(gè)值來(lái)響應(yīng)輸入信號(hào)的值。任務(wù)卻能支持多種目的，能計(jì)算多個(gè)結(jié)果值，這些結(jié)果值只能通過(guò)被調(diào)用的任務(wù)的輸出或總線端口送出。Verilog HDL模塊使用函數(shù)時(shí)是把它當(dāng)作表達(dá)式中的操作符，這個(gè)操作的結(jié)果值就是這個(gè)函數(shù)的返回值。下面讓我們用例子來(lái)說(shuō)明。

例如，定義一任務(wù)或函數(shù)對(duì)一個(gè)16位的字進(jìn)行操作讓高字節(jié)與低字節(jié)互換，把它變?yōu)榱硪粋€(gè)字(假定這個(gè)任務(wù)或函數(shù)名為：switch_bytes)。

任務(wù)返回的新字是通過(guò)輸出端口的變量，16位字的字節(jié)互換任務(wù)的調(diào)用源碼如下：

switch_bytes(old_word,new_word);

任務(wù)switch_bytes把輸入old_word的字的高、低字節(jié)互換放入new_word端口輸出。

而函數(shù)返回的新字是通過(guò)函數(shù)本身的返回值，16位字的字節(jié)互換函數(shù)的調(diào)用源碼如下：

new_word = switch_bytes(old_word);