時(shí)鐘分頻及定時(shí)變換電路

時(shí)鐘分頻及定時(shí)變換電路

發(fā)送1024KHz方波信號(hào)進(jìn)入倒相器U206:A（74LS04）的輸入端（第1引腳）后，再經(jīng)過(guò)U206:F（74LS04）輸出到第一級(jí)分頻電路U201（74LS161）中，逐級(jí)分頻，得到256KHz的時(shí)鐘信號(hào)，在測(cè)試點(diǎn)TP211處可測(cè)出波形。將U201（74LS161）的第15引腳輸出的64KHz窄脈沖信號(hào)送至第二級(jí)分頻電路U202（74LS161）的第7與10引腳，作選通信號(hào)。由于只有在64KHz的窄脈沖期間，分頻電路才能有輸出。因此U202的輸出經(jīng)過(guò)逐次分頻后，通過(guò)U203:A（74LS74）與U204:A（74LS161）U212（74LS04），在U203:A的Q端輸出8KHz作為發(fā)送分幀同步信號(hào)，端輸出反相8KHz作為接收分幀同步信號(hào)。
U208:A（74LS08）的輸出8KHz信號(hào)作為軟定時(shí)信號(hào)的計(jì)數(shù)信號(hào)，輸送至CPU U215（89C51）的定時(shí)器T0、T1。
U210:B（74LS04）是8KHz窄脈沖對(duì)256KHz方波進(jìn)行選通輸出。U206:B、C、E（74LS04）作延時(shí)用，對(duì)256KHz方波信號(hào)進(jìn)行延時(shí)，克服邏輯競(jìng)爭(zhēng)現(xiàn)象。

圖7－7分頻電路及定時(shí)變換電路波形圖