帶隙基準(zhǔn)電壓源核心電路
加入技術(shù)交流群
在電路中雙極晶體管構(gòu)成了電路的核心，實(shí)現(xiàn)了VBE與VT的線性疊加，獲得近似為零溫度系數(shù)的輸出電壓。圖中雙極型晶體管Q1和Q2的發(fā)射區(qū)面積相同，Q3和Q4的發(fā)射區(qū)面積相同，考慮設(shè)計(jì)需求，取Q1和Q2的發(fā)射區(qū)面積為Q3和Q4的發(fā)射區(qū)面積的8倍。帶隙基準(zhǔn)電壓源核心電路:
EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > 帶隙基準(zhǔn)電壓源核心電路
在電路中雙極晶體管構(gòu)成了電路的核心，實(shí)現(xiàn)了VBE與VT的線性疊加，獲得近似為零溫度系數(shù)的輸出電壓。圖中雙極型晶體管Q1和Q2的發(fā)射區(qū)面積相同，Q3和Q4的發(fā)射區(qū)面積相同，考慮設(shè)計(jì)需求，取Q1和Q2的發(fā)射區(qū)面積為Q3和Q4的發(fā)射區(qū)面積的8倍。帶隙基準(zhǔn)電壓源核心電路:
評(píng)論