新聞中心

EEPW首頁 > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 晶振電路中如何選擇電容C1C2

晶振電路中如何選擇電容C1C2

作者: 時(shí)間:2016-11-19 來源:網(wǎng)絡(luò) 收藏
(1):因?yàn)槊恳环N晶振都有各自的特性,所以最好按制造廠商所提供的數(shù)值選擇外部元器件。
(2):在許可范圍內(nèi),C1,C2值越低越好。C值偏大雖有利于振蕩器的穩(wěn)定,但將會(huì)增加起振時(shí)間。
(3):應(yīng)使C2值大于C1值,這樣可使上電時(shí),加快晶振起振。
在石英晶體諧振器和陶瓷諧振器的應(yīng)用中,需要注意負(fù)載電容的選擇。不同廠家生產(chǎn)的石英晶體諧振器和陶瓷諧振器的特性和品質(zhì)都存在較大差異,在選用時(shí),要了解該型號(hào)振蕩器的關(guān)鍵指標(biāo),如等效電阻,廠家建議負(fù)載電容,頻率偏差等。在實(shí)際電路中,也可以通過示波器觀察振蕩波形來判斷振蕩器是否工作在最佳狀態(tài)。示波器在觀察振蕩波形時(shí),觀察OSCO管腳(Oscillator output),應(yīng)選擇100MHz帶寬以上的示波器探頭,這種探頭的輸入阻抗高,容抗小,對(duì)振蕩波形相對(duì)影響小。(由于探頭上一般存在10~20pF的電容,所以觀測(cè)時(shí),適當(dāng)減小在OSCO管腳的電容可以獲得更接近實(shí)際的振蕩波形)。工作良好的振蕩波形應(yīng)該是一個(gè)漂亮的正弦波,峰峰值應(yīng)該大于電源電壓的70%。若峰峰值小于70%,可適當(dāng)減小OSCI及OSCO管腳上的外接負(fù)載電容。反之,若峰峰值接近電源電壓且振蕩波形發(fā)生畸變,則可適當(dāng)增加負(fù)載電容。
用示波器檢測(cè)OSCI(Oscillator input)管腳,容易導(dǎo)致振蕩器停振,原因是:部分的探頭阻抗小不可以直接測(cè)試,可以用串電容的方法來進(jìn)行測(cè)試。如常用的4MHz石英晶體諧振器,通常廠家建議的外接負(fù)載電容為10~30pF左右。若取中心值15pF,則C1,C2各取30pF可得到其串聯(lián)等效電容值15pF。同時(shí)考慮到還另外存在的電路板分布電容,芯片管腳電容,晶體自身寄生電容等都會(huì)影響總電容值,故實(shí)際配置C1,C2時(shí),可各取20~15pF左右。并且C1,C2使用瓷片電容為佳。
問:如何判斷電路中晶振是否被過分驅(qū)動(dòng)?
答:電阻RS常用來防止晶振被過分驅(qū)動(dòng)。過分驅(qū)動(dòng)晶振會(huì)漸漸損耗減少晶振的接觸電鍍,這將引起頻率的上升??捎靡慌_(tái)示波器檢測(cè)OSC輸出腳,如果檢測(cè)一非常清晰的正弦波,且正弦波的上限值和下限值都符合時(shí)鐘輸入需要,則晶振未被過分驅(qū)動(dòng);相反,如果正弦波形的波峰,波谷兩端被削平,而使波形成為方形,則晶振被過分驅(qū)動(dòng)。這時(shí)就需要用電阻RS來防止晶振被過分驅(qū)動(dòng)。判斷電阻RS值大小的最簡(jiǎn)單的方法就是串聯(lián)一個(gè)5k或10k的微調(diào)電阻,從0開始慢慢調(diào)高,一直到正弦波不再被削平為止。通過此辦法就可以找到最接近的電阻RS值。


關(guān)鍵詞: 晶振電路選擇電

評(píng)論


技術(shù)專區(qū)

關(guān)閉